??在FPGA中，我們怎么實現除法操作？最簡單的方法當然是調IP Core。

??在Divider Generator的IP Core中，我們可以選擇有/無符號數進行除法，還可以選擇除法的延遲。當然，延遲越小，占用的資源就越多。

??雖然有IP可以直接調用，但我們還是要了解FPGA中除法的原理，手動來寫一個除法器。

FPGA中除法原理

??兩個32的無符號整數除法，被除數a除以除數b，他們的商和余數都不會超過32位。

??我們以4位的無符號數除法舉例來說明，被除數a=0b1101，除數b=0b0010。

• 令a’ = {4’b0, a}, b’ = {b, 4’b0}；
• 在每個時鐘周期，將a’左移一位，末尾補0，然后與b’比較；若大于b’，則a’=a’-b’+1，否則繼續比較；
• 直到移位4次，此時a’的高4位即為余數，低4位即為商

個人網站：http://www.technomania.cn/

微信公眾號：Quant_Times
??????Reading_Times

總結

以上是生活随笔為你收集整理的FPGA中除法是怎么实现的？的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。