ad9851输出波形不理想
前排提示
該文適合對(duì)9851已經(jīng)有所了解的朋友閱讀,還沒(méi)來(lái)得及了解的朋友可以先去看看datasheet、寫寫程序上上板子。
序
10月份配置ad9851產(chǎn)生時(shí)鐘信號(hào),可是輸出引腳的波形并不理想,像是被啃了一樣,到處缺一塊,如圖1所示。按照師傅的建議,重新回到datasheet查找原因。
正文
大致原因涉及到了頻譜、信號(hào)混疊和refclk的選取,具體在圖2頻譜圖這一塊。由于時(shí)間緊迫并沒(méi)有深入研究,所以現(xiàn)在還是一知半解,最后還是直接應(yīng)用了datasheet上的一些結(jié)論性東西。
首先需要明確參考時(shí)鐘和系統(tǒng)時(shí)鐘的區(qū)別,如圖3所示。
然后參看圖4結(jié)論性文字,為了避免鏡像信號(hào),一般選取輸出頻率為參考時(shí)鐘的40%。
修改參考時(shí)鐘后的波形就正常了很多,如圖5所示。值得一提的是,datasheet中還有一句結(jié)論,大致意思是選取的參考時(shí)鐘頻率越大越好。記得我頂格選了個(gè)120M(關(guān)閉6倍頻),出來(lái)的波形比圖5完美,一個(gè)非常漂亮的正弦波,可惜忘了拍。所以采納哪條結(jié)論,這兩條結(jié)論有何異同,打算以后有需要了再來(lái)深究。
寫在最后
入坑FPGA四個(gè)月,平時(shí)在CSDN上受益匪淺,所以把自己的經(jīng)歷也分享出來(lái),供后來(lái)者參考,一起交流進(jìn)步。第一次發(fā)博不是很熟練,難免出現(xiàn)格式、思路上的問(wèn)題,望體諒。筆者水平有限,歡迎各位大佬批評(píng)指正!
總結(jié)
以上是生活随笔為你收集整理的ad9851输出波形不理想的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇: 字符串比较(java)
- 下一篇: pgpool 之三 pgpool的几种模