2020届华为秋招数字芯片面试经验
此經歷為個人經歷（2019/10/15），為原創，轉載請詢問，未經同意轉載觸犯法律。
?
寫這邊博客的原因有兩個。一是在面試前自己從網上找到許多前輩的經驗貼，反饋一下；二是第一次寫博客，希望以后也可以把自己的一些學習經歷記錄下來，試水一下，說不定以后靠寫博客當書匠為生，不至于天天燒沙子。
經驗貼：https://blog.csdn.net/u010368758/article/details/47911517；
https://blog.csdn.net/weixin_39565666/article/details/79924958；
https://blog.csdn.net/weixin_43343190/article/details/84725721；（這篇是2019屆秋招的，博主寫的不錯，大家可以參考）
目錄
1.個人背景
2.面試準備
3.面試過程
?3.1機試及性格測評
?3.2面試（3輪）
3.2.1第一輪技術面
3.2.2第二輪技術面
3.2.3綜合面
?3.3簽約
4.感想以及未來的準備
?
面試崗位
芯片與器件設計工程師.數字芯片
?
個人背景
湖南985學生，電信專業，成績前25%，有一些校級比賽的獎，一個國家級自由探索的大創，eda課程設計，沒有參加過實習，前不久還在準備考研，9月份時候投了兩份簡歷，一個是騰訊軟件測試師，一個是華為數字芯片。那個時候只是想認識一下秋招，沒有想工作，但是計劃趕不上變化。軟測不是專業相關，機試就沒通過，所以大家投簡歷的時候一定要看清職位的要求，以及技能要求，找準目標。
?
面試準備
1、9.3號收到了武長的機試短信，選擇9.7號機試。因為當時在準備考研，所以未做任何準備。機試大概用了20mins，有關Verilog代碼輸出，數電知識，FPGA的一些內容。當時做完有一些題目不是很確定，時間太長，忘了很多；
2、收到性格測試和面試短信后，大概有2天的準備時間，我準備了一天半左右。主要內容：Verilog 基本語法和代碼；eda課程設計；個人項目經歷。詳見下
（1）Verilog語法：學過c的人，這個應該很簡單，基礎中的基礎，主要編寫的時候注意你寫的不是代碼，是在搭電路
（2）一些基礎電路的Verilog手寫：D觸發器（同步使能）、38譯碼器、奇偶數分頻（沒有學過小數分頻，因時間不足，只寫了奇數分頻）、序列檢測器、向上向下加減法計數器、邊沿檢測電路、用MOS管搭建一個與門（這個我是先搭了一個與非門，輸出接非門）。。。還有一些，當時準備的時候寫了一份word文檔，不在這臺電腦上。
（3）eda課程設計：FPGA項目經歷
（4）對于個人簡歷，我只準備了eda課設，其他項目在面試時都問到了，不過我全是自己參與或負責的故未準備。但是只要是寫到簡歷上的項目建議都好好準備
?
面試過程
3.1 機試及性格測評
參加機試，應該是從題庫中選擇的，主要是關于ASIC、FPGA、Verilog 語言等一些比較基礎的知識，屬于常識問題。
性格測試：9.22收到性格測試短信，感覺發給我的時候應該有些晚了，收到了好幾次（所以要注意自己的郵箱是否留對了）。性格測試，我沒有特意去選擇，大部分都是個人真實想法。
3.2 面試
9.24收到面試短信，9.25上午9.30開始面試，我幾乎是一到就被叫過去了。
3.2.1第一輪技術面
9.21收到面試通知，略有緊張，大概10.10分結束。
主要包括：
（1）FPGA的設計項目：問的很細，包括時序問題、不同情況下語句如何執行、時鐘頻率、架構等
（2）用二位加法器和二選一選擇器搭建一個case語句，要門數最少。這個在學fpga的時候看過coursea的一門課程，因為是英文的所以我只看了3章，接觸過用門電路來搭RTL語句。我一開始用來8個門（慚愧）實現了功能，后來和面試管進行交流，用來4個門，但是我的數據選擇和加法器位置可能放反了，最后case語句的功能沒有完全實現。所以很感謝面試管讓我過了第一輪面試。
?
3.2.2第二輪技術面
10.40開始。主要有項目的介紹，問的很細，包括時序問題如何處理，寄存器之間的數據傳輸，數據位寬，時鐘頻率，仿真測試。然后做了兩道題目，由于第一面的結果，我對接下來的題目把握不是很大。
第一道是關于狀態機的設計，主要是考察邏輯性，類似學過的序列檢測器。我考慮的不是很周到，第一次的答案缺少了初始狀態的考慮，以及每一個狀態在不同條件下的輸出。
? 題目
? ? 題目：通信過程中，接收端要檢測幀同步，如果某幀的幀頭收到了這個序列（eg：0100101），則認為這一幀是同步的，連續3幀同步則認為接收端與發送端實現了數據同步，flag輸出為1。在同步后，如果連續收到3幀的幀頭序列不是0100101則認為失幀，flag才輸出為0。
? 要求：畫出狀態機，寫出每個狀態在不同輸入下的輸出和下一個狀態。
答：
?（1）設計分為兩個模塊
??子模塊：序列檢測器
? 主模塊：幀同步檢測器
（2）畫狀態機--如下圖（圖片不知道為什么上傳不上來，類似序列檢測器，比較簡單）
?
第二道是一個case語句的檢查錯誤，比較簡單，一共有4個錯誤，基礎語法、位寬、<=\=、always、default。
3.2.3綜合面
第二輪技術面結束是11.30左右，所以綜合面試等到了下午1.12，時間大概是40mins。主要包括，項目經歷（問了代碼量，測試算例，如何驗證，很具體），數電的知識有哪些，大學成績的原因，個人家庭背景，為什么不考研等。還有就是我的前兩面個人感覺不是很好，尤其第一面，險些掛掉，所以綜合面時問到了。
?3.3簽約
9.30號收到意向書，但因為網上說這不是offer，而且由于參加了秋招，考研的心思就淡了，國慶大概投了10多家公司的簡歷。10.11號去參加了紫光展銳的數字芯片設計，在等hr面試的時候收到了簽約短信，不過紫光的技術管很和藹，沒有問具體的數字芯片的知識，只問了我的項目經歷，而且我是唯一一個面試數字芯片崗位的本科生...感覺面試還可以，應該可以拿到，我在hr面試時，hr問起我如實回答，說收到了簽約短信。
后來就簽了約，，當時自己的底線是12k，心里想低一些也可以。最后華為還是很大方的，哈哈。
4.感想以及未來的準備
這次我面試，可能更多的是靠平時的積累，因為沒有準備參加秋招，所以能簽約很出乎我的意料。秋招一共參加了4場機試：華為數字IC、騰訊軟測、海康硬測、紫光芯片測試。面試參與了2場：海思和紫光。所以要注意自己與崗位的匹配度。
未來準備，數字IC設計工程師的知識結構：https://blog.csdn.net/ygl892312492/article/details/69226935#commentBox
?
?
?
總結
以上是生活随笔為你收集整理的2020届华为秋招数字芯片面试经验的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： vue 一键修复eslint问题（web
- 下一篇： oracle ebs 的预克隆