FPGA系統性學習筆記連載_Day15【狀態機、自動售貨機】 【原理及verilog仿真】篇

本系列為FPGA系統性學習學員學習筆記整理分享，如有學習或者購買開發板意向，可加交流群聯系群主。

連載《叁芯智能fpga設計與研發-第15天》 【狀態機、自動售貨機】 【原理及verilog仿真】

原創作者：紫楓術河 轉載請聯系群主授權，否則追究責任

本篇文章記錄狀態機的感念、及用狀態機實現一個自動售貨機的實驗

一、狀態機基本概念

狀態機由狀態寄存器和組合邏輯電路構成，能夠根據控制信號按照預先設定的狀態進行狀態轉移，是協調

相關信號動作、完成特定操作的控制中心。有限狀態機簡寫為FSM（Finite State Machine），主要分為2大類：

1.1、摩爾型，輸出只與狀態寄存器的輸出狀態有關

1.2、米粒型，輸出不僅與狀態寄存器的輸出狀態有關，還與組合邏輯的輸入有關

1.3、狀態機的狀態個數必須是有限的

二、有限狀態機

有限狀態機是一種概念性機器，它能采取某種操作來響應一個外部事件。

1.1、具體采取的操作不僅能取決于接收到的事件；

1.2、還取決于各個事件的相對發生順序。

之所以能做到這一點，是因為機器能跟蹤一個內部狀態，它會在收到事件后進行更新。

總結

以上是生活随笔為你收集整理的FPGA系统性学习笔记连载_Day15【状态机、自动售货机】 【原理及verilog仿真】篇的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。