IC驗證零基礎學習-數電部分學習筆記
第一部分 第一章至第三章
主要內容：
四種進制之間的轉換，二進制運算基礎，原碼/反碼/補碼的運算，常見的編碼形式；
邏輯代數的三種基本運算，基本和常用公式，基本定理，邏輯函數表示方法和化簡方法。
半導體二極管特點，CMOS門電路，TTL門電路
一、
1） 數字信號：物理量的變化在時間上和數量上都是離散的，不連續的。
模擬信號：物理量的變化在時間上和數值上都是連續的。
2） 二進制逢二進一，八進制逢八進一，十進制逢十進一，十六進制逢十六進一。
二轉十：將二進制數值各項展開乘2的對應次冪，然后相加。個位對應2的0次冪，升位依次增加1次冪，降位依次減少1次冪。（相關文檔）
十轉二：整數部分反復除以2，余數為0，則該二進制數值為0；余數為1，則該二進制數值為1。第一次的結果為二進制最低位；小數部分反復乘2，若積出現1則該二進制數值為1，否則為0。第一次結果為小數部分最高位。
二轉十六：將4位看成一個整體，進行轉換。A/B/C/D/E/F——10~15。
十六轉二：每一位用等值的4位二進制代替就可。
八轉二：將3位看成一個整體，進行轉換。
二轉八：每一位用等值的3位二進制代替就可。
八-十-十六進制之間的轉換，可先轉為二進制，在進行轉換。
3）原碼、反碼、補碼。
二進制前面增加了一位符號位，0表示正數，1表示負數，此時為原碼。
正數的原碼、反碼、補碼。負數的反碼是原碼的符號位不變，其他位0變1，1變0；負數的補碼是負數反碼加1。
4）常用的編碼
8421碼又叫BCD碼，是最為常用的一種二進制。
余3碼：數值要比它所表示的十進制數碼多3，是一種變權碼，主要特點是相鄰的兩個代碼之間僅有一位的狀態不同。
格雷碼：又叫循環碼，是相鄰的兩個代碼之間僅有一位的狀態不同，不會產生過渡“噪聲”。
二、
1）邏輯運算的數學方法-布爾代數
三種基本：與、或、非；與非、或非、與或非、異或、同或；
2）邏輯代數的重點公式與定理：摩根定理–（A+B）‘=A’·B’、（A·B）‘=A’+B’。
代入定理：在任何一個包含變量A的邏輯等式中，若以另外一個邏輯式代入式中所有A的位置，則等式仍然成立。
反演定理：對于任意一個邏輯式Y，若將其中所有的“·”換成“+”，“+”換成“·”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結果就是Y’。遵守兩個規則：（1）仍需要遵守“先括號、然后乘，最后加”的運算優先次序；（2）不屬于單個變量上的反號應保留不變。
對偶定理：對于任何一個邏輯式Y，若將其中的“·”換成“+”，“+”換成“·”，0換成1,1換成0，則得到一個新的邏輯式YD，這個YD就稱為Y的對偶式，或者說Y與YD互為對偶式。
3）邏輯函數的表達方式：邏輯真值表，邏輯函數式，邏輯圖，波形圖。
4）最小項：在n變量邏輯函數中，若m為包含n個因子的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現一次，則稱m為該組的最小項。
5）邏輯函數的化簡方法：公式化簡法，卡諾圖化簡法（附講解連接）
三、
1）MOS管：金屬-氧化物-半導體場效應管。CMOS電路：互補對稱式金屬-氧化物-半導體電路
MOS管類型：N溝道增強型，P溝道增強型，N溝道耗盡型，P溝道耗盡型。記住其標準符號。
噪聲容限：在保證輸出高低電平基本不變（變化的大小不超過規定的允許限度）的條件下，允許輸入信號的高低電平有一個波動范圍，這個范圍稱為輸入端的噪聲容限。
2）漏極開路輸出門電路，簡稱OD門，在CMOS電路中，為了滿足輸出電平變換，吸收大負載電流以及實現線與連接需要，有時將輸出級電路結構改成一個漏極開路輸出的MOS管。其使用時必須將輸出端經上拉電阻RL接到電源上。
傳輸門：可以用來模擬開關，用來傳輸連續變化的模擬電壓信號。
三態輸出門：輸出除了有高低電平這兩個狀態以外，還有第三個狀態–高阻態。這種電路結構總是接在集成電路的輸出端，所有也將這種電路稱為輸出緩沖器。可以用來構建總線結構。
3）TTL門電路與CMOS電路在很多地方相似，且已經不是主流。
第二部分 第四章至第六章
主要內容：組合邏輯電路，常用的組合邏輯電路及其競爭-冒險現象
從邏輯功能或觸發方式認識觸發器
時序邏輯電路，常用的時序邏輯電路及其競爭-冒險現象，重點掌握狀態機相關知識。
記住常用的組合、時序邏輯電路的功能特點，這些都是組成更為復雜電路的基礎模塊。
一、
1）組合邏輯電路：在組合邏輯電路中，任意時刻的輸出僅僅取決于該時刻的輸入，與原來的狀態無關。
2）常用的組合邏輯電路
（1）編碼器：將輸入的每一個高低電平信號編成一個對應的二進制代碼。主要有普通編碼器和優先編碼器。
①普通編碼器：任何時刻只允許輸入一個編碼信號，否則輸出將會發生混亂。
②優先編碼器：允許同時輸入兩個以上的編碼信號。在設計時已將優先級進行了排序。
（2）譯碼器：將每個輸入的二進制代碼譯對應的輸出高低電平信號或另一個代碼。
（3）數據選擇器：在數字信號的傳輸過程中，有時候需要從一組數據中選出某一個來，這是就要用的數據選擇器或多路開關。
（4）加法器：加法器是構成算術運算器的基本單元。一位加法器有半加器和全加器，區別在于是否考慮來自低位的進位；多位加法器有串行進位加法器和超前進位加法器。串行進位運算速度慢，超前進位運算速度較快。
（5）數值比較器：一位數值比較器和多位數值比較器。
3）競爭：將門電路兩個輸入信號同時向相反的邏輯電平跳變（一個1跳0，另一個0跳1）的現象稱為競爭。由于競爭而在電路輸出端可能產生尖峰脈沖的現象就稱為競爭-冒險。
為了增加使用的靈活性，也便于功能的擴展，在多數的中規模集成的組合邏輯電路上都設置了附加的控制端（使能端，選通輸入端，片選端，禁止端等）。
4）消除競爭-冒險現象的方法
（1）接入濾波電容；方法簡單易行，但輸出電壓的波形隨之破壞，
（2）引入選通脈沖；方法簡單，而且不需要增加電路元件，但使用這種方法時必須設法得到一個與輸入信號同步的選通脈沖，對這個脈沖的寬度和作用時間均有嚴格的要求。
（3）修改邏輯設計；倘若運用得當，有時可以收到令人滿意的效果。
二、
1）觸發器：能夠存儲1位二值信號的基本單元電路統稱為觸發器。
兩個基本特點：（1）具有能夠自行保持的穩定狀態，用來表示邏輯狀態的0和1，或二進制數0和1。（2）在觸發信號的操作下，根據不同的輸入信號可以設置成0或1。
2）根據觸發方式的不同可分為：電平觸發、脈沖觸發和邊沿觸發。
根據觸發器邏輯功能的不同可以分為：SR觸發器、JK觸發器、T觸發器、D觸發器。
根據存儲數據的原理不同：靜態觸發器和動態觸發器，靜態觸發器是靠電路狀態的自鎖存儲數據的；動態觸發器是通過在MOS管柵極輸入電容上存儲電荷來存儲數據的。
3）當系統中有多個觸發器需要同時動作時，就可以用同一個CLK信號作為同步控制信號。將CLK這種控制方式稱為電平觸發方式。
電平觸發的動作特點：（1）只有當CLK變成有效電平時，觸發器才能接受輸入信號，并按照輸入信號將觸發器的輸出置成相應的狀態。（2）在CLK=1的全部時間里，S和R狀態的變化都可能引起輸出狀態的改變。在CLK回到0以后，觸發器保存的是CLK回到以前瞬間的狀態。
根據上述的動作特點可以想到，如果在CLK=1期間S、R的狀態多次發生變化，那么觸發器輸出的狀態也將發生多次翻轉，這就降低了觸發器的抗干擾能力。
4）為了提高觸發器工作的可靠性，希望在每個CLK周期里，輸出端的狀態只能改變一次，為此目的，在電平觸發觸發器的基礎上，又設計了脈沖觸發器。脈沖觸發器是使用兩個SR觸發器來構成主從結構。
再使用主從結構的觸發器時必須注意：只有在CLK=1的全部時間里輸入狀態始終未變的條件下，用CLK下降沿到達時輸入的狀態決定觸發器的次態材肯定是對的。
5）為了提高觸發器的可靠性，增強抗干擾能力，希望觸發器的次態僅僅取決于CLK信號下降沿（或上升沿）到達的時刻輸入信號的狀態。使用兩個D觸發器構成邊沿觸發器。
6）這里只用記住T與D觸發器的特性表
（1）T觸發器，當T=1時，每來一個時鐘信號就翻轉一次；T=0時，信號保持不變。
（2）D觸發器，Q*=D。
7）建立時間：輸入信號應先于CLK動作沿到達的時間，用t-set表示。
保持時間：指CLK下降沿到達后輸入信號仍需要保持不變的時間。保持時間用t-H表示。
三、
1）時序邏輯電路：任一時刻的輸出信號不僅取決于當時的輸入信號，而且還取決于電路原來的狀態，或者說還和以前的輸入有關。
由于存儲電路中的觸發器的動作特點不同，在時序電路中又有同步時序電路和異步時序電路之分。在同步時序電路中，觸發器狀態的變化都是在同一時鐘信號操作下同時發生的，而異步時序電路中，觸發器狀態的變化不是同時發生的。
2）根據輸出信號的特點將時序電路劃分為米利（Mealy）型和穆爾（Moore）型。
（1）在Mealy型電路中，輸出信號不僅取決于存儲電路的狀態，而且還取決于輸入變量；
（2）在Moore型電路中，輸出信號僅僅取決于存儲電路的狀態。
Moore型電路只不過是Mealy型電路的一種特例而已。
3）鑒于時序邏輯電路在工作時是在電路的有限個狀態間按一定的規律轉換的，所以又將時序電路稱為狀態機（State Machine，簡稱SM）.
4）時序邏輯電路可以用狀態轉換表，狀態轉換圖，狀態機流程圖和時序圖表示。狀態轉換表不常用。
（1）狀態轉換圖，圓圈表示電路的狀態，以箭頭表示狀態轉換的方向，在箭頭旁注明狀態轉換前的輸入變量和輸出值，通常輸入變量寫在斜線上，輸出值寫在斜線下。
（2）時序電路（狀態機）邏輯功能的另一種描述形式稱為狀態機流程圖，簡稱SM圖。SM圖中使用圖形符號有三種：狀態框-矩形，判斷框-菱形，條件輸出框-扁圓形。
（3）時序圖為了便于實驗觀察的方法檢查時序電路的邏輯功能，還可以將狀態轉換表的內容畫成時間波形的形式。在輸入信號和時鐘脈沖序列的作用下，電路狀態，輸出狀態隨時間變化的波形稱為時序圖。最宜用在實驗調試階段。
5）常用的時序邏輯電路
（1）寄存器與移位寄存器
寄存器用于寄存一組二值代碼，一個觸發器能存儲1位二值代碼，所以N個觸發器組成的寄存器能存儲一組N位的二值代碼。
移位寄存器除了具有存儲代碼的功能以外，還具有移位功能，移位功能是指寄存器里存儲的代碼能夠在移位脈沖的作用下依次左移或右移。因此移位寄存器不但可以用來寄存代碼，還可以用來實現數據的串行-并行轉換，數值的運算以及數據處理。
（2）計數器，計數器不僅能用于對時鐘脈沖計數，還可以用于分頻，定時，產生節拍脈沖和脈沖序列以及進行數字運算等。
（3）順序脈沖發生器，在一些數字系統中，有時需要系統按照事先規定的順序進行一系列的操作。這就要求系統的控制部分能給出一組時間上有一定先后順序的脈沖信號，再用這組脈沖形成所需要的各種控制信號，順序脈沖發生器就是用來產生這樣一組順序脈沖的電路。
（4）序列信號發生器，在數字信號的傳輸和數字系統的測試中，有時需要用到一組特定的串行數字信號。通常將這種串行數字信號稱為序列信號，產生序列信號的電路稱為序列信號發生器。
序列信號發生器的構成有很多種，一種比較簡答和直觀的方法是用計數器和數據選擇器；另一種方法是采用帶反饋電路的移位寄存器。
6）時序邏輯電路中的競爭-冒險現象
時序邏輯電路中存在的組合邏輯電路的競爭-冒險現象前面已經講過了；存儲電路（觸發器），當輸入信號和時鐘信號同時改變，而且途徑不同路徑達到同一觸發器時，便產生了競爭，競爭的結果有可能導致觸發器誤動作，這種現象稱為存儲電路（觸發器）的競爭-冒險現象。
第三部分 第七章至第八章
本部分以基礎名詞介紹為主
半導體存儲器是一種能存儲大量二值信息（或稱為二值的數據）的半導體器件。通常把存儲量和存取速度作為衡量指標。
1）從存取功能上可以分為只讀存儲器（Read-Only Memory，簡稱ROM）,隨機存儲器（Random Access Memory，簡稱RAM）兩大類。
ROM的優點是電路結構簡單，而且斷電后數據不會丟失；缺點是只適用于存儲那些固定數據的場合。
RAM在正常狀態下就可以隨時快速地向存儲器里寫入數據或從中讀取數據。根據采用的存儲單元工作原理的不同，可分為靜態存儲器（State Random Access Memory，簡稱SRAM），動態存儲器（Dynamic Random Access Memory，簡稱DRAM）。DRAM存儲結構簡單，集成度遠高于SRAM，DRAM的存取速度不如SRAM快。
2）可編程只讀存儲器-PROM，Programmable Read-Only Memory
可擦除的可編程只讀存儲器-EPROM，Erasable Programmable Read-Only Memory
紫外線擦除的可編程只讀存儲器-E2PROM
快閃存儲器-Flash Memory：寫入是利用雪崩注入的方法是浮柵充電的，擦除是利用隧道效應進行的。
3）ASIC-專用集成電路，Application Specific Integrated Circuit PLD-可編程邏輯器件，Programmable Logic Device
SOC-片上系統，System on Chip PAL-可編程陣列邏輯，Programmable Array Logic
GAL-通用陣列邏輯，Generic Array Logic EPLD-可擦除的可編程邏輯器件，Eraseble Programmable Logic Device
CPLD-復雜的可編程邏輯器件，Complex Programmable Logic Device FPGA-現場可編程門陣列，Field Programmable Gate Array

參考書籍：《數字電子技術基礎》閻石

總結

以上是生活随笔為你收集整理的IC验证零基础学习-数电部分学习笔记的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。