新手數控工程師一枚，大概學習了一下鎖相環，以下是我的簡單總結。

鎖相環工作原理

和電網相連接的一些設備，往往都需要對電網相角的精準估計才能實現更好的控制效果。比如雙閉環的PFC，電壓環能輸出Iref，你還需要鎖相環獲得sin(θ)才能得到電流的參考值Iref·sin(θ)對吧！當然這只是我的一些簡單理解，我也沒有很了解PFC，鎖相環的作用應該不止如此。

如果你問鎖相環的輸入輸出是什么，可能你能得到的答案就是輸入是電網電壓，輸出是相角。實則我的理解是，鎖相環的輸入量是電網電壓的正弦值，輸出量是電網電壓的正弦值和余弦值，相角就寄托在正弦值中了！

鎖相環的結構框圖如下，它主要包含鑒相器（PD），低通濾波器（LF）和壓控振蕩器（VCO）三部分。（From TI文檔：Software Phase Locked Loop Design Using C2000? Microcontrollers for Single Phase Grid Connected Inverter）

由于低通濾波器一般就是PI的形式，它無法完全濾除鑒相器輸出的兩倍電網頻率的成分，低通濾波器輸出的高頻成分將會影響最終PLL的性能。因此，經常會使用陷波器濾除鑒相器輸出的電網兩倍頻成分。此時，LPF就可以看成一個單純的PI控制器。鑒相器相當于一個模擬乘法器，它讓電網電壓與輸出相角的cos值相乘，因此鑒相器的輸出為（抱歉公式有水印，因為用的是截圖不想再敲一一遍）：

?其中，θin和θout是時變的量，其變化率分別為ωin和ωout。使用積化和差公式可以得到：

?因為VCO的給定ωo一般是工頻，因此可以認為鑒相器的輸出包含一個近似的直流分量和兩倍工頻分量。通過陷波器，可以濾除掉這個高頻成分。并且，在穩定運行之后，輸出相角和輸入相角的差值不會很大，因此陷波器的輸出可以近似為：

因此，根據相角大小的關系，可以分為以下兩種情況：

若是電網相角小于PLL相角，則LPF的輸入為負，因此LPF的輸出會相應減小，使得ωout小于原來的ωout，讓PLL的相角下降到接近電網相角；

若是電網相角大于PLL相角，則LPF的輸入為正，因此LPF的輸出會相應增大，使得ωout大于原來的ωout，，讓PLL的相角追上電網相角。

總而言之，鎖相環的作用就是讓其輸出相角在小于電網相角的時候通過增加VCO頻率追上電網相角；在大于電網相角的時候減小VCO頻率來下降到靠近電網相角。穩定運行的時候，鎖相誤差就會變為0。這就是PLL的工作原理。

PI控制器設計（基于相角擾動的小信號分析）

?引入陷波器后，PI控制器的設計只與鎖相環的動態和穩態性能相關，它的作用就是在穩態的時候把err降為0。要實現對PI控制器的設計，就必須對鎖相環的閉環進行小信號分析（簡便起見假設kd=2，VCO的ko=1，因為它們的值可以根據PI的值來調整，其實沒有那么重要），推導閉環傳遞函數。在穩態的時候，穩態輸入相角與輸出相角是相等的，并且陷波器的輸出為0。對輸入相角引入一個偏差量，同時輸出相角也會有一個相應的誤差量：

?鑒相器和陷波器可以看成一個線性的環節：

記這個誤差量其通過PI后又經過一個積分環才會變成輸出相角的小信號，也就是：

整理之后，可以得到小信號閉環傳遞函數為：

雖然它不是典型的二階系統傳遞函數（多了一個零點），但是也實際上這個零點對暫態相應的影響不大，見簡單典型二階系統_非典型二階系統的特性_weixin_39845825的博客-CSDN博客 ，可以使用典型二階系統單位階躍響應的阻尼系數以及調節時間來對鎖相環的PI參數進行設計。系統的固有頻率和阻尼系數為：

假設電網電壓的峰值Vgrid為1V（對于數字PLL完全可以做到這樣的處理，所以鎖相環的輸入也就是相角的正余弦值啊），設定調整時間為30ms（調整范圍5%），阻尼系數為0.707：

從而可以得到固有頻率ωn為157.78rad/s, 可以得到PI參數的大小為kp=223.09, ki=24893.17。對于數字控制系統，假設采樣頻率（同時也是控制頻率）為50kHz，數字式的PI控制方法為：

其中，

自適應陷波器設計

陷波器存在的意義是濾除PD輸出的近似兩倍電網頻率的成分，為了讓濾除更加精確，要讓陷波器的ωn的取值根據測量電網頻率得到的值來整定。

使用零階保持法對它進行離散化，可以得到：

正余弦發生器

對于sin和cos值的計算，可以使用離散的方法來生成（步長這里就是采樣周期或者說控制周期）：

總結

以上是生活随笔為你收集整理的锁相环(单相+陷波器)入门理解的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。