量化設(shè)計(jì)與分析方法

• 1.1 引言
• 1.2 計(jì)算機(jī)的分類
• 1.3 計(jì)算機(jī)體系結(jié)構(gòu)的定義
• • 1.3.1指令集體系結(jié)構(gòu)（ISA）
  • • 指令集結(jié)構(gòu)的分類
    • 存儲(chǔ)器尋址
    • 尋址模式
    • ISA編碼
  • 1.3.2 真正的計(jì)算機(jī)體系結(jié)構(gòu)
• 1.4 技術(shù)趨勢(shì)
• • 計(jì)算機(jī)設(shè)計(jì)的量化原理

1.1 引言

計(jì)算機(jī)性能的提高

生產(chǎn)技術(shù)的進(jìn)步：穩(wěn)定

計(jì)算機(jī)體系結(jié)構(gòu)：不穩(wěn)定

計(jì)算機(jī)市場(chǎng)的2個(gè)重大變化

不再使用匯編語(yǔ)言編程

獨(dú)立廠商的標(biāo)準(zhǔn)化操作系統(tǒng)

指令集并行和緩存
在低端應(yīng)用中，如手機(jī)等嵌入式處理器：ARM成為主流。
20世紀(jì)的飛速發(fā)展有四重功效。

兩個(gè)孿生瓶頸–>向多核進(jìn)發(fā)

風(fēng)冷芯片的最大功耗

無(wú)法有效開發(fā)更多的指令級(jí)并行

這是一個(gè)標(biāo)志著歷史性轉(zhuǎn)折的里程碑信號(hào)：
從ILP （指令級(jí)并行）到DLP（數(shù)據(jù)級(jí)并行）和TLP（線程級(jí)并行）直至RLP（請(qǐng)求級(jí)并行）。
ILP：針對(duì)單處理器。（編譯器和硬件隱式開發(fā)，對(duì)程序員透明）
以下顯示并行，需調(diào)整應(yīng)用程序的結(jié)構(gòu)。增加了程序員的負(fù)擔(dān)。
DLP和TLP：針對(duì)多處理器。
RLP：針對(duì)倉(cāng)庫(kù)（集群cluseter）級(jí)計(jì)算機(jī)

1.2 計(jì)算機(jī)的分類

以能否運(yùn)行第三方軟件作為區(qū)分嵌入式和非嵌入式計(jì)算機(jī)的分界線
并行度與并行體系結(jié)構(gòu)的分類
能耗和成本，應(yīng)用程序中

數(shù)據(jù)級(jí)并行（DLP）

任務(wù)級(jí)并行（TLP）

按 指令流、數(shù)據(jù)流和多倍性
3. 單指令流、單數(shù)據(jù)流（SISD）
4. 單指令流、多數(shù)據(jù)流（SIMD）
5. 多指令流、單數(shù)據(jù)流（MISD）
6. 多指令流、多數(shù)據(jù)流（MIMD）

1.3 計(jì)算機(jī)體系結(jié)構(gòu)的定義

程序設(shè)計(jì)者所看到的一個(gè)計(jì)算機(jī)屬性，即概念性結(jié)構(gòu)和功能特性。程序設(shè)計(jì)者指機(jī)器語(yǔ)言或譯程序設(shè)計(jì)者。

1.3.1指令集體系結(jié)構(gòu)（ISA）

現(xiàn)今幾乎所有的ISA都劃分到通用寄存器體系結(jié)構(gòu)中，在這種體系結(jié)構(gòu)中，操作數(shù)或者是寄存器，或者是存儲(chǔ)器地址。

寄存器-存儲(chǔ)器ISA（80x86）

載入-存儲(chǔ)ISA（ARM、MIPS）

指令集結(jié)構(gòu)的分類

在CPU中操作數(shù)的存儲(chǔ)方法（最主要。有堆棧、累加器、一組寄存器，對(duì)應(yīng)堆棧型指令集結(jié)構(gòu)、累加器型指令集結(jié)構(gòu)和通用寄存器型指令集結(jié)構(gòu)）

指令中顯示表示的操作數(shù)個(gè)數(shù)

操作數(shù)的尋址方式

指令集所提供的操作類型

操作數(shù)的類型和大小

CPU提供的暫存器每條ALU指令顯式表示的操作數(shù)個(gè)數(shù)運(yùn)算結(jié)果的目的地訪問顯式操作數(shù)的方法

堆棧	0	堆棧	PUSH/POP
累加器	1	累加器	LOAD/STORE累加器
一組寄存器	2/3	寄存器或存儲(chǔ)器	LOAD/STORE寄存器或存儲(chǔ)器

存儲(chǔ)器尋址

字節(jié)尋址。有些體系結(jié)構(gòu)（像ARM和MIPS）要求操作對(duì)象必須是對(duì)齊的（A mod s=0）。80x86不需要。

尋址模式

。。。。。。。。。。

ISA編碼

有兩種基本的編碼選擇：固定長(zhǎng)度和可變長(zhǎng)度。

1.3.2 真正的計(jì)算機(jī)體系結(jié)構(gòu)

設(shè)計(jì)滿足目標(biāo)和功能需求的組成和硬件。
計(jì)算機(jī)的實(shí)現(xiàn)包括兩個(gè)方面：組成和硬件（實(shí)現(xiàn)）。
體系結(jié)構(gòu)涵蓋了計(jì)算機(jī)設(shè)計(jì)的所有三個(gè)方面：指令集體系結(jié)構(gòu)、組成或微體系結(jié)構(gòu)、硬件。

1.4 技術(shù)趨勢(shì)

5種實(shí)現(xiàn)技術(shù)。

集成電路邏輯技術(shù)

半導(dǎo)體DRAM

半導(dǎo)體閃存

磁盤技術(shù)

網(wǎng)絡(luò)技術(shù)

性能趨勢(shì)：帶寬勝過延遲
功率和能耗
動(dòng)態(tài)能耗
邏輯轉(zhuǎn)變脈沖0→1→0或1→0→1的能耗：

0→1或1→0的能耗。


靜態(tài)功耗：

集成電路一系列公式。

可信任度。平均無(wú)故障時(shí)間（MTTF），平均修復(fù)時(shí)間（MTTR）。

性能。


基準(zhǔn)測(cè)試的兩方面。

計(jì)算機(jī)設(shè)計(jì)的量化原理

充分利用并行

局域性原理（程序的時(shí)間、空間）

重點(diǎn)常見情形（大概率事件）

Amdahl定律
系統(tǒng)加速比、總執(zhí)行時(shí)間公式

處理器性能公式
CPU時(shí)間=總時(shí)鐘周期數(shù)/時(shí)鐘頻率，CPI=總時(shí)鐘周期數(shù)/IC，總CPU時(shí)間=CPI*IC/時(shí)鐘頻率

性能、價(jià)格和功耗

謬論與易犯錯(cuò)誤

總結(jié)

以上是生活随笔為你收集整理的计算机体系结构量化研究方法（一）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。