???? CPU正常工作需要有合適的時鐘信號，包括ARM核使用的CCLK時鐘，和芯片外設使用的PCLK時鐘。?

CPU時鐘結構:

?

時鐘產生單元包括晶體振蕩器、鎖相環(huán)振蕩器（PLL）和VPB分頻器。

?

?晶體振蕩器

可以使用內部的晶體振蕩器產生時鐘信號，也可以從外部引入時鐘信號。

?鎖相環(huán)（PLL）

由晶體振蕩器輸出的時鐘信號，通過PLL升頻，可以獲得更高的系統(tǒng)時鐘（CCLK）。

?VPB分頻器?

VPB分頻器決定處理器時鐘（CCLK）與外設器件所使用的時鐘（PCLK）之間的關系。

用途:通過VPB總線為外設提供所需的PCLK時鐘，以便外設在合適的速度下工作；在應用不需要任何外設全速運行時使功耗降低。

轉載于:https://www.cnblogs.com/markmin214/archive/2013/04/03/2997623.html

總結

以上是生活随笔為你收集整理的嵌入式---时钟结构的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。