STM32的时钟配置——时钟树解析
此文章由于講得較詳細因此篇幅較長，請帶著一點耐心去讀，相信會有收獲！
目錄
- STM32為什么要有復雜的時鐘系統
- 詳解STM32時鐘系統
- STM32有幾個時鐘源
- 關于時鐘輸出
- 軟件配置時鐘
STM32為什么要有復雜的時鐘系統
首先STM32 本身非常復雜，外設非常的多，但是并不是所有外設都需要系統時鐘這么高的頻率，比如看門狗以及 RTC 只需要幾十 k 的時鐘源即可。同一個電路，時鐘越快功耗越大，同時抗電磁干擾能力也會越弱，所以對于較為復雜的 MCU 一般都是采取多時鐘源的方法來解決這些問題。
詳解STM32時鐘系統
下圖來自STM32CubeMX工具的時鐘配置界面：
下圖即是標準庫默認8M外部時鐘，系統時鐘72M的配置情況
下圖來自STM32F1的中文版datasheet的時鐘系統章節：
STM32的時鐘系統確實是很復雜，不僅有倍頻，分頻，還有一系列的外設時鐘開關。倍頻是考慮到了電磁兼容性，如果外部直接提供一個72MHz的晶振，太高的震蕩頻率會給電路板的制作帶來一定的難度。分頻則是因為STM32既有高速外設，也有低速外設，各外設的工作頻率不相同，需要分開來管理。最后，每個外設時鐘還有自己獨立的開關（在圖上可以看到，在外設時鐘之前需要經過一個與門，這就是它們的開關）在我們不使用該外設時，需要把時鐘關閉以減少STM32的功耗。
STM32有幾個時鐘源
STM32有以下4個時鐘源（標號對應上圖中的藍色數字標號）:
①高速外部時鐘（HSE）：以外部晶振作時鐘源，晶振頻率可取范圍為4~16MHz，我們一般采用8MHz的晶振。
②低速外部時鐘（LSE）：以外部晶振作時鐘源，主要提供給實時時鐘模塊，所以一般采用32.768KHz。
③高速內部時鐘（HSI）： 由內部RC振蕩器產生，頻率為8MHz，但不穩定。
④低速內部時鐘（LSI）：由內部RC振蕩器產生，也主要提供給實時時鐘模塊，頻率大約為40KHz。
有些資料把PLL也作為一個時鐘源，事實上PLL 為鎖相環倍頻輸出，也是由HSI或者HSE倍頻得來的，其時鐘輸入源可選擇為 HSI/2、HSE 或者 HSE/2。倍頻可選擇為2~16 倍，但是其輸出頻率最大不得超過 72MHz(僅針對STM32F103)
時鐘在STM32內部最終是供給四大塊，圖中用紅色橢圓圈出——USB的48MHz時鐘、系統時鐘SYSCLK、實時時鐘模塊RTC、獨立看門狗的時鐘IWDGCLK。其中最主要的，也是最大頭是系統時鐘SYSCLK，它可以是內部或外部高速時鐘直接接過來，也可以內、外部高速時鐘是PLL倍頻后提供的，系統時鐘再分別供給Cortex內核、SDIO、AHB總線、DMA、APB1、APB2等。
我們通常是采用外部8MHz高速時鐘（HSE），所以著重說HSE。我們以前面的GPIO上的時鐘為例，由ST的Datasheet可知，GPIO是在APB2高速外設總線上的，圖中綠色的線就是時鐘的流程，我們一步步地來看。
8MHz外部晶體（或晶振）輸入后，先經過一個開關PLLXTPRE（HSE divider for PLL entry），此開關決定對HSE進行2分頻再輸入到PLL或直接到PLL。我們選擇不分頻。
這樣時鐘又到了第二個開關PLLSRC（PLL entry clock source），此開關決定PLL的時鐘來源，是內部高速時鐘二分頻的時鐘還是PLLXTPRE的輸出。我們選擇后者，這時的時鐘在進入PLL前還是8MHz，因為在PLLXTPRE我們沒有分頻。
到了PLL倍頻器，由PLLMUL決定倍頻系統數，可以選擇2~16倍頻輸出，但記住，PLL輸出頻率最高72MHz，所以我們選擇9倍頻，這樣PLL輸出就是最高72MHz的PLLCLK時鐘了。這時的PLLCLK為USB提供時鐘。
開關SW來決定SYSCLK的時鐘來源，前面已經提到，這里我們由PLLCLK做為SYSCLK的來源，這樣系統時鐘SYSCLK就是72MHz了。
在供給外設前，先經過AHB預分頻，我們選擇不分頻；在供給GPIO前，還要再經過APB2預分頻，因為APB2為高速外設，所以我們選擇不分頻，這樣GPIO的時鐘就是72MHz了。注意，低速外設APB1最高頻率為36MHz，所以在使用APB1的外設時，要注意設置好分頻系統。還要注意，要使用外設，先要對外設時鐘進行使能，見圖中黃色云形框。這是因為STM32采用了低功耗的設計，對不使用的外設，其時鐘不使能，以達到降低功耗的效果。
USB 的時鐘USBCLK(圖中紅色橢圓標出)是來自 PLL 時鐘源。 STM32 中有一個全速功能的 USB 模塊，其串行接口引擎需要一個頻率為 48MHz 的時鐘源。該時鐘源只能從 PLL 輸出端獲取，可以選擇為 1.5 分頻或者 1 分頻，也就是，當需要使用 USB模塊時，PLL 必須使能，并且時鐘頻率配置為 48MHz 或 72MHz。
RTC 時鐘源RTCCLK(圖中紅色橢圓標出)，從圖上可以看出，RTC 的時鐘源可以選擇 LSI，LSE，以及HSE 的 128 分頻。
獨立看門狗時鐘源只能由40KHz的LSI提供。
SYSCLK 通過 AHB 分頻器分頻后送給各模塊使用。這些模塊包括：
①AHB 總線、內核、內存和 DMA 使用的 HCLK 時鐘。
②通過 8 分頻后送給 Cortex 的系統定時器時鐘，也就是 systick 了。
③直接送給 Cortex 的空閑運行時鐘 FCLK。
④送給 APB1 分頻器。APB1 分頻器輸出一路供 APB1 外設使用(PCLK1，最大頻率 36MHz)，另一路送給定時器(Timer)2、3、4 倍頻器使用。
⑤送給 APB2 分頻器。APB2 分頻器分頻輸出一路供 APB2 外設使用(PCLK2，最大頻率 72MHz)，另一路送給定時器(Timer)1 倍頻器使用。
其中需要理解的是 APB1 和 APB2 的區別，APB1 上面連接的是低速外設，包括電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3 等等，APB2 上面連接的是高速外設包括 UART1、SPI1、Timer1、ADC1、ADC2、所有普通 IO 口(PA~PE)、第二功能 IO 口等。
關于時鐘輸出
MCO 是 microcontroller clock output 的縮寫，是微控制器時鐘輸出引腳，在 STM32 F1系列中 由 PA8 復用所得，主要作用是可以對外提供時鐘，相當于一個有源晶振。 如圖左下角的咖啡色方框里面，MCO 的時鐘來源可以是： PLLCLK/2、 HSI、 HSE、 SYSCLK，具體選哪個由時鐘配置寄存器CFGR 的位 26-24： MCO[2:0]決定。 除了對外提供時鐘這個作用之外， 我們還可以通過示波器監控 MCO 引腳的時鐘輸出來驗證我們的系統時鐘配置是否正確。
軟件配置時鐘
暫時只針對F1標準庫
在stm32的啟動文件startup_stm32f10x_hd.s中，會發現有這么一塊用匯編寫的代碼。
從這里我們可以看到，我們的程序在進入到main函數之前，先要執行systeminit，跳轉到這個函數的定義。里面的代碼是對寄存器直接進行操作，原因是盡可能提高執行效率，以便盡快使MCU進入正常工作所需的時鐘。
下面給出簡化了的SystemInit 函數源碼，假定預定義了STM32F10X_HD
這里我們主要關注SetSysClock函數，這里配置了系統時鐘
static void SetSysClock(void) { #ifdef SYSCLK_FREQ_HSESetSysClockToHSE(); #elif defined SYSCLK_FREQ_24MHzSetSysClockTo24(); #elif defined SYSCLK_FREQ_36MHzSetSysClockTo36(); #elif defined SYSCLK_FREQ_48MHzSetSysClockTo48(); #elif defined SYSCLK_FREQ_56MHzSetSysClockTo56(); #elif defined SYSCLK_FREQ_72MHzSetSysClockTo72(); #endif/* If none of the define above is enabled, the HSI is used as System clocksource (default after reset) */ }正常情況下，通常我們都是需要配置成72MHz運行
static void SetSysClockTo72(void) {__IO uint32_t StartUpCounter = 0, HSEStatus = 0;// ① 使能 HSE，并等待 HSE 穩定RCC->CR |= ((uint32_t)RCC_CR_HSEON);// 等待 HSE 啟動穩定，并做超時處理do {HSEStatus = RCC->CR & RCC_CR_HSERDY;StartUpCounter++;} while ((HSEStatus == 0) &&(StartUpCounter !=HSE_STARTUP_TIMEOUT));if ((RCC->CR & RCC_CR_HSERDY) != RESET) {HSEStatus = (uint32_t)0x01;} else {HSEStatus = (uint32_t)0x00;}// HSE 啟動成功，則繼續往下處理if (HSEStatus == (uint32_t)0x01) {//-----------------------------------------------------------// 使能 FLASH 預存取緩沖區 */FLASH->ACR |= FLASH_ACR_PRFTBE;// SYSCLK 周期與閃存訪問時間的比例設置，這里統一設置成 2// 設置成 2 的時候， SYSCLK 低于 48M 也可以工作，如果設置成 0 或者 1 的時候，// 如果配置的 SYSCLK 超出了范圍的話，則會進入硬件錯誤，程序就死了// 0： 0 < SYSCLK <= 24M// 1： 24< SYSCLK <= 48M// 2： 48< SYSCLK <= 72M */FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;//------------------------------------------------------------// ② 設置 AHB、 APB2、 APB1 預分頻因子// HCLK = SYSCLKRCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;//PCLK2 = HCLKRCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;//PCLK1 = HCLK/2RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;//③ 設置 PLL 時鐘來源，設置 PLL 倍頻因子， PLLCLK = HSE * 9 = 72 MHzRCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC| RCC_CFGR_PLLXTPRE| RCC_CFGR_PLLMULL));RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE| RCC_CFGR_PLLMULL9);// ④ 使能 PLLRCC->CR |= RCC_CR_PLLON;// ⑤ 等待 PLL 穩定while ((RCC->CR & RCC_CR_PLLRDY) == 0) {}// ⑥ 選擇 PLL 作為系統時鐘來源RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;// ⑦ 讀取時鐘切換狀態位，確保 PLLCLK 被選為系統時鐘while ((RCC->CFGR&(uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08){}} else {// 如果 HSE 啟動失敗，用戶可以在這里添加錯誤代碼出來} }SystemInit()函數運行完成后的狀態：(注意以上程序默認是8M外部晶振的情況)
SYSCLK（系統時鐘）=72MHz
AHB 總線時鐘(使用 SYSCLK) =72MHz
APB1 總線時鐘(PCLK1) =36MHz
APB2 總線時鐘(PCLK2) =72MHz
PLL 時鐘 =72MHz
初始化之后可以通過變量SystemCoreClock獲取系統變量。如果 SYSCLK=72MHz，那么變量SystemCoreClock=72000000。
參考鳴謝：
http://m.elecfans.com/article/606451.html
http://blog.chinaunix.net/uid-24219701-id-4081961.html
https://blog.csdn.net/jiangnaxing8498/article/details/77196424
總結
以上是生活随笔為你收集整理的STM32的时钟配置——时钟树解析的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： STM32F1如何切换到不同的型号
- 下一篇： C语言面试题分享(2)