RISC-V架構(gòu)

• RISC-V簡(jiǎn)介
• RISC-V起源
• • RISC-V大事件
• RISC-V 指令特點(diǎn)
• • 設(shè)計(jì)哲學(xué)-簡(jiǎn)單就是美
  • • 無病一身輕——架構(gòu)的篇幅
    • 能屈能伸——模塊化的指令集
    • 濃縮的都是精華——指令的數(shù)量
• RISC-V指令集簡(jiǎn)介
• • 模塊化的指令子集
  • 規(guī)整的指令編碼
  • 優(yōu)雅的壓縮指令子集
  • 特權(quán)模式
  • 自定制指令擴(kuò)展
  • 總結(jié)
• RISC-V開源處理器研究現(xiàn)狀
• • 標(biāo)量處理器——Rocket
  • 超標(biāo)量亂序執(zhí)行處理器——BOOM
  • SHAKTI
• 引用

RISC-V簡(jiǎn)介

在芯片領(lǐng)域，應(yīng)用范圍最廣的指令集都是收費(fèi)的（X86基本不對(duì)外授權(quán)，ARM費(fèi)用相當(dāng)不菲。所以芯片設(shè)計(jì)領(lǐng)域迫切需要一個(gè)行業(yè)認(rèn)可的，高品質(zhì)的指令集，它應(yīng)該是OPEN的，免費(fèi)的，一個(gè)世界范圍可以參考使用的芯片指令標(biāo)準(zhǔn)。這時(shí)候就要求出現(xiàn)一個(gè)新的指令集。RISC-V是個(gè)開源的指令集架構(gòu)，類似于INTEL的X86 ,ARM指令集，是一個(gè)被CPU讀取到內(nèi)存后，指導(dǎo)計(jì)算機(jī)運(yùn)行的指令集合。實(shí)現(xiàn)了該指令集的CPU，能執(zhí)行指令集中規(guī)定的所有基本指令，使按該套指令集編譯的程序能夠無障礙運(yùn)行，且具有同系列CPU可移植和兼容性。

RISC-V起源

伯克利實(shí)驗(yàn)室于2010年5月啟動(dòng)RISC-V指令集，該指令集是UC Berkeley并行計(jì)算實(shí)驗(yàn)室（Par Lab）的一部分。RISC-V發(fā)明之后，許多項(xiàng)目都在使用它，包括由美國(guó)國(guó)防高級(jí)研究計(jì)劃局（DARPA）資助的研究計(jì)劃，遍及許多地方和許多公司。加州大學(xué)伯克利分校ASPIRE實(shí)驗(yàn)室接班，持續(xù)了2013年至2018年，并導(dǎo)致構(gòu)建了多個(gè)RISC-V兼容微處理器。RISC-V基金會(huì)成立于2015年，旨在基于RISC-V ISA建立一個(gè)開放的軟件和硬件創(chuàng)新者協(xié)作社區(qū)?；饡?huì)是一個(gè)由其成員控制的非營(yíng)利性公司，它指導(dǎo)開發(fā)以推動(dòng)RISC-V ISA的最初采用。

RISC-V大事件

• 全球第一大硬盤產(chǎn)商西部數(shù)據(jù)（Western Digital）將以每年10億到20億顆的預(yù)期來推動(dòng)RISC-V,逐步完成全線產(chǎn)品遷移到RISC-V定制架構(gòu)；
• MicroSemi提供基于Risc-V+Linux+CNN加速器的AI解決方案；
• 印度政府則大力資助基于RISC-V的處理器項(xiàng)目，使RISC-V成為了印度的事實(shí)國(guó)家指令集；
• RISC-V基金會(huì)的會(huì)員已經(jīng)增加到150多個(gè)，大學(xué)、科研院所和企業(yè)大量使用或評(píng)估基于RISC-V的應(yīng)用，參與度之高，覆蓋面之廣，盛況空前；指令集架構(gòu)的生態(tài)鏈正在成長(zhǎng)和完善，工具鏈、RTOS/Linux操作系統(tǒng)的移植等工作都取得關(guān)鍵突破;
• 2018年11月，RISC-V基金會(huì)宣布了與Linux基金會(huì)的聯(lián)合合作。作為合作的一部分，Linux基金會(huì)還將為RISC-V生態(tài)系統(tǒng)提供大量資源，如培訓(xùn)項(xiàng)目、基礎(chǔ)設(shè)施工具、社區(qū)推廣、市場(chǎng)營(yíng)銷和法律專業(yè)知識(shí);
• 2019年6月，Debian 移植 RISC-V 64 架構(gòu)已完成 90%，LLVM 成阻礙，不過開發(fā)者預(yù)計(jì)今年將會(huì)完成對(duì) LLVM for RISC-V 64 的支持。

RISC-V 指令特點(diǎn)

設(shè)計(jì)哲學(xué)-簡(jiǎn)單就是美

大道至簡(jiǎn)，在IC設(shè)計(jì)的實(shí)際工作中，最簡(jiǎn)潔的設(shè)計(jì)往往是最可靠的，在大多數(shù)的項(xiàng)目實(shí)踐中一次次的得到檢驗(yàn)。

IC設(shè)計(jì)的工作性質(zhì)非常特殊，其最終的產(chǎn)出是芯片，而一款芯片的設(shè)計(jì)和制造周期均很長(zhǎng)，無法像軟件代碼那樣輕易的升級(jí)和打補(bǔ)丁，每一次芯片的改版到交付都需要幾個(gè)月的周期。不僅如此，芯片的一次制造成本費(fèi)用高昂，從幾十萬美金到百千萬美金不等。這些特性都決定了IC設(shè)計(jì)的試錯(cuò)成本極為高昂，因此能夠有效的降低錯(cuò)誤的發(fā)生就顯得非常的重要。

無病一身輕——架構(gòu)的篇幅

后發(fā)優(yōu)勢(shì)，RISC-V設(shè)計(jì)汲取X86和ARM架構(gòu)中的經(jīng)驗(yàn)，前人踩過的坑不用再犯，同時(shí)無需向下兼容老舊的設(shè)計(jì)和已經(jīng)過時(shí)的指令。想想去看一本架構(gòu)文檔，里面一大半的篇幅都在講過時(shí)的指令和設(shè)計(jì)，是不是感覺寶貴的時(shí)間都被浪費(fèi)了。

在處理器領(lǐng)域，目前主流的架構(gòu)為x86與ARM架構(gòu)。經(jīng)過幾十年的發(fā)展，現(xiàn)代的x86與ARM架構(gòu)的架構(gòu)文檔長(zhǎng)達(dá)幾百數(shù)千頁。打印出來能有半個(gè)桌子高，可真是“著作等身”。之所以現(xiàn)代x86與ARM架構(gòu)的文檔長(zhǎng)達(dá)數(shù)千頁，且版本眾多，一個(gè)主要的原因是因?yàn)槠浼軜?gòu)的發(fā)展的過程也伴隨了現(xiàn)代處理器架構(gòu)技術(shù)的不斷發(fā)展成熟。并且作為商用的架構(gòu)，為了能夠保持架構(gòu)的向后兼容性，其不得不保留許多過時(shí)的定義，或者在定義新的架構(gòu)部分時(shí)為了能夠?qū)⒕鸵呀?jīng)存在的技術(shù)部分而顯得非常的別扭。久而久之就變得極為冗長(zhǎng)。

而現(xiàn)在才推出的RISC-V架構(gòu)，則具備了后發(fā)優(yōu)勢(shì)，由于計(jì)算機(jī)體系結(jié)構(gòu)經(jīng)過多年的發(fā)展已經(jīng)成為比較成熟的技術(shù)，多年來在不斷成熟的過程中暴露的問題都已經(jīng)被研究透徹，因此新的RISC-V架構(gòu)能夠加以規(guī)避，并且沒有背負(fù)向后兼容的歷史包袱，可以說是無病一身輕。

目前的“RISC-V架構(gòu)文檔”分為“指令集文檔”（riscv-spec-v2.2.pdf）和“特權(quán)架構(gòu)文檔”（riscv-privileged-v1.10.pdf）?！爸噶罴臋n”的篇幅為145頁，而“特權(quán)架構(gòu)文檔”的篇幅也僅為91頁。熟悉體系結(jié)構(gòu)的工程師僅需一至兩天便可將其通讀，雖然“RISC-V的架構(gòu)文檔”還在不斷地豐富，但是相比“x86的架構(gòu)文檔”與“ARM的架構(gòu)文檔”，RISC-V的篇幅可以說是極其短小精悍。

能屈能伸——模塊化的指令集

RISC-V架構(gòu)相比其他成熟的商業(yè)架構(gòu)的最大一個(gè)不同還在于它是一個(gè)模塊化的架構(gòu)。因此，RISC-V架構(gòu)不僅短小精悍，而且其不同的部分還能以模塊化的方式組織在一起，從而試圖通過一套統(tǒng)一的架構(gòu)滿足各種不同的應(yīng)用。

這種模塊化是x86與ARM架構(gòu)所不具備的。以ARM的架構(gòu)為例，ARM的架構(gòu)分為A、R和M三個(gè)系列，分別針對(duì)于Application（應(yīng)用操作系統(tǒng)）、Real-Time（實(shí)時(shí)）和Embedded（嵌入式）三個(gè)領(lǐng)域，彼此之間并不兼容。

但是模塊化的RISC-V架構(gòu)能夠使得用戶能夠靈活選擇不同的模塊組合，以滿足不同的應(yīng)用場(chǎng)景，可以說是“老少咸宜”。譬如針對(duì)于小面積低功耗嵌入式場(chǎng)景，用戶可以選擇RV32IC組合的指令集，僅使用Machine Mode（機(jī)器模式）；而高性能應(yīng)用操作系統(tǒng)場(chǎng)景則可以選擇譬如RV32IMFDC的指令集，使用Machine Mode（機(jī)器模式）與User Mode（用戶模式）兩種模式。而他們共同的部分則可以相互兼容。

濃縮的都是精華——指令的數(shù)量

短小精悍的架構(gòu)以及模塊化的哲學(xué)，使得RISC-V架構(gòu)的指令數(shù)目非常的簡(jiǎn)潔?；镜腞ISC-V指令數(shù)目?jī)H有40多條，加上其他的模塊化擴(kuò)展指令總共幾十條指令。

RISC-V指令集簡(jiǎn)介

模塊化的指令子集

RISC-V的指令集使用模塊化的方式進(jìn)行組織，每一個(gè)模塊使用一個(gè)英文字母來表示。RISC-V是一個(gè)典型三操作數(shù)、加載-存儲(chǔ)形式的RISC架構(gòu)，包括三個(gè)基本指令集和6個(gè)擴(kuò)展指令集。RISC-V最基本也是唯一強(qiáng)制要求實(shí)現(xiàn)的指令集部分是由I字母表示的基本整數(shù)指令子集，使用該整數(shù)指令子集，便能夠?qū)崿F(xiàn)完整的軟件編譯器。其他的指令子集部分均為可選的模塊，具有代表性的模塊包括M/A/F/D/C。
基本指令集的名稱后綴都是I，表示Integer，任何一款采用RISC-V架構(gòu)的處理器都要實(shí)現(xiàn)一個(gè)基本指令集，根據(jù)需要，可以實(shí)現(xiàn)多種擴(kuò)展指令集，例如：如果實(shí)現(xiàn)了RV32IM，表示實(shí)現(xiàn)了32位基本指令集和乘法除法擴(kuò)展指令集。如果實(shí)現(xiàn)了RV32IMAFD，那么可以使用RV32G來表示，表示實(shí)現(xiàn)了通用標(biāo)量處理器指令集。本文只介紹RV32I的基本情況。RV32I指令集有47條指令，能夠滿足現(xiàn)代操作系統(tǒng)運(yùn)行的基本要求，47條指令按照功能可以分為如下幾類。

整數(shù)運(yùn)算指令：實(shí)現(xiàn)算術(shù)、邏輯、比較等運(yùn)算。

分支轉(zhuǎn)移指令：實(shí)現(xiàn)條件轉(zhuǎn)移、無條件轉(zhuǎn)移等運(yùn)算，并且沒有延遲槽。

加載存儲(chǔ)指令：實(shí)現(xiàn)字節(jié)、半字、字的加載、存儲(chǔ)操作，采用的都是寄存器相對(duì)尋址方式。

控制與狀態(tài)寄存器訪問指令：實(shí)現(xiàn)對(duì)系統(tǒng)控制與狀態(tài)寄存器的原子讀-寫、原子讀-修改、原子讀-清零等操作。

系統(tǒng)調(diào)用指令：實(shí)現(xiàn)系統(tǒng)調(diào)用、調(diào)試等功能。

規(guī)整的指令編碼

在流水線中能夠盡早盡快的讀取通用寄存器組，往往是處理器流水線設(shè)計(jì)的期望之一，這樣可以提高處理器性能和優(yōu)化時(shí)序。這個(gè)看似簡(jiǎn)單的道理在很多現(xiàn)存的商用RISC架構(gòu)中都難以實(shí)現(xiàn)，因?yàn)榻?jīng)過多年反復(fù)修改不斷添加新指令后，其指令編碼中的寄存器索引位置變得非常的凌亂，給譯碼器造成了負(fù)擔(dān)。

得益于后發(fā)優(yōu)勢(shì)和總結(jié)了多年來處理器發(fā)展的教訓(xùn)，RISC-V的指令集編碼非常的規(guī)整，指令所需的通用寄存器的索引（Index）都被放在固定的位置，如圖2所示。因此指令譯碼器（Instruction Decoder）可以非常便捷的譯碼出寄存器索引然后讀取通用寄存器組（Register File，Regfile）。

優(yōu)雅的壓縮指令子集

基本的RISC-V基本整數(shù)指令子集（字母I表示 ）規(guī)定的指令長(zhǎng)度均為等長(zhǎng)的32位，這種等長(zhǎng)指令定義使得僅支持整數(shù)指令子集的基本RISC-V CPU非常容易設(shè)計(jì)。但是等長(zhǎng)的32位編碼指令也會(huì)造成代碼體積（Code Size）相對(duì)較大的問題。

為了滿足某些對(duì)于代碼體積要求較高的場(chǎng)景（譬如嵌入式領(lǐng)域），RISC-V定義了一種可選的壓縮（Compressed）指令子集，由字母C表示，也可以由RVC表示。RISC-V具有后發(fā)優(yōu)勢(shì)，從一開始便規(guī)劃了壓縮指令，預(yù)留了足夠的編碼空間，16位長(zhǎng)指令與普通的32位長(zhǎng)指令可以無縫自由地交織在一起，處理器也沒有定義額外的狀態(tài)。

特權(quán)模式

RISC-V架構(gòu)定義了三種工作模式，又稱特權(quán)模式（Privileged Mode）：

• Machine Mode：機(jī)器模式，簡(jiǎn)稱M Mode。
• Supervisor Mode：監(jiān)督模式，簡(jiǎn)稱S Mode。
• User Mode：用戶模式，簡(jiǎn)稱U Mode。
  RISC-V架構(gòu)定義M Mode為必選模式，另外兩種為可選模式。通過不同的模式組合可以實(shí)現(xiàn)不同的系統(tǒng)

自定制指令擴(kuò)展

除了上述闡述的模塊化指令子集的可擴(kuò)展、可選擇，RISC-V架構(gòu)還有一個(gè)非常重要的特性，那就是支持第三方的擴(kuò)展。用戶可以擴(kuò)展自己的指令子集，RISC-V預(yù)留了大量的指令編碼空間用于用戶的自定義擴(kuò)展，同時(shí)，還定義了四條Custom指令可供用戶直接使用，每條Custom指令都有幾個(gè)比特位的子編碼空間預(yù)留，因此，用戶可以直接使用四條Custom指令擴(kuò)展出幾十條自定義的指令。

總結(jié)

RISC-V開源處理器研究現(xiàn)狀

目前基于RISC-V架構(gòu)的開源處理器有很多，既有標(biāo)量處理器Rocket，也有超標(biāo)量處理器BOOM，還有面向嵌入式領(lǐng)域的Z-scale、PicoRV32等。

標(biāo)量處理器——Rocket

Rocket是UCB設(shè)計(jì)的一款64位、5級(jí)流水線、單發(fā)射順序執(zhí)行處理器，主要特點(diǎn)有：

支持MMU，支持分頁虛擬內(nèi)存，所以可以移植Linux操作系統(tǒng)

具有兼容IEEE 754-2008標(biāo)準(zhǔn)的FPU

具有分支預(yù)測(cè)功能，具有BTB（Branch Prediction Buff）、BHT（Branch History Table）、RAS（Return Address Stack）

Rocket是采用Chisel（Constructing Hardware in an Scala Embedded Language）編寫的，這也是UCB設(shè)計(jì)的一種開源的硬件編程語言，是Scala語言的領(lǐng)域特定應(yīng)用，可以充分利用Scala的優(yōu)勢(shì)，將面向?qū)ο?#xff08;object orientation）、函數(shù)式編程（functional programming）、類型參數(shù)化（parameterized types）、類型推斷（type inference）等概念引入硬件編程語言，從而提供更加強(qiáng)大的硬件開發(fā)能力。Chisel除了開源之外，還有一個(gè)優(yōu)勢(shì)就是使用Chisel編寫的硬件電路，可以通過編譯得到對(duì)應(yīng)的Verilog設(shè)計(jì)，還可以得到對(duì)應(yīng)的C++模擬器。Rocket使用Chisel編寫，就可以很容易得到對(duì)應(yīng)的軟件模擬器。同時(shí)，因?yàn)镃hisel是面向?qū)ο蟮?#xff0c;所以Rocket的很多類可以被其他開源處理器、開源SoC直接使用。

超標(biāo)量亂序執(zhí)行處理器——BOOM

BOOM（Berkeley Out-of-Order Machine）是UCB設(shè)計(jì)的一款64位超標(biāo)量、亂序執(zhí)行處理器，支持RV64G，也是采用Chisel編寫，利用Chisel的優(yōu)勢(shì)，只使用了9000行代碼，流水線可以劃分為六個(gè)階段：取指、譯碼/重命名/指令分配、發(fā)射/讀寄存器、執(zhí)行、訪存、回寫。
借助于Chisel，BOOM是可參數(shù)化配置的超標(biāo)量處理器，可配置的參數(shù)包括：
取指、譯碼、提交、指令發(fā)射的寬度
重排序緩存ROB（Re-Order Buffer）、物理寄存器的大小
取指令緩存、RAS、BTB、加載、存儲(chǔ)隊(duì)列的深度
有序發(fā)射還是無序發(fā)射
L1 cache的路數(shù)
MSHRs（Miss Status Handling Registers）的大小
是否使能L2 Cache
UCB已經(jīng)在40nm工藝上對(duì)BOOM進(jìn)行了流片，測(cè)試結(jié)果如表4所示?？梢夿OOM與商業(yè)產(chǎn)品ARM Cortex-A9的性能要略優(yōu)，體現(xiàn)在面積小、功耗低。

SHAKTI

SHAKTI是印度理工學(xué)院的一個(gè)計(jì)劃，目標(biāo)是設(shè)計(jì)一系列適合不同應(yīng)用環(huán)境的、基于RISC-V的開源處理器，以及一些IP核，以便搭建SoC。這些處理器是E-Class、C-Class、I-Class、M-Class、S-Class、H-Class、T-Class、N-Class，目前已經(jīng)開源的是前三個(gè)，使用Bluespec System Verilog編寫。

引用

RISC-V官網(wǎng)
終于有人把RISC-V講明白了
RISC-V生態(tài)架構(gòu)淺析(認(rèn)識(shí)RISC-V)

總結(jié)

以上是生活随笔為你收集整理的RISC-V架构学习的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。