一、分類：
線性穩(wěn)壓器根據(jù)內(nèi)部電路結(jié)構(gòu)主要分為以下幾類：
NPN、LDO、準(zhǔn)LDO、PMOS、NMOS

以下分別是上述幾種穩(wěn)壓器的電路原理：
（1）NPN架構(gòu)：

（2）LDO架構(gòu)：

（3）準(zhǔn)LDO架構(gòu)：

（4）PMOS架構(gòu)：

（5）NMOS架構(gòu)：

我們常用的一般是準(zhǔn)LDO和PMOS LDO.

二、工作原理：
接下來(lái)以LDO為例，來(lái)說(shuō)一下線性穩(wěn)壓器工作原理：

如上圖所示，LDO由串聯(lián)調(diào)整管 VT 、取樣電阻 R3 和 R4 、比較放大器 A 組成。

取樣電壓加在比較器 A 的同相輸入端，與加在反相輸入端的基準(zhǔn)電壓 Vref相比較，兩者的差值經(jīng)放大器 A 放大后，控制串聯(lián)調(diào)整管的壓降，從而穩(wěn)定輸出電壓。當(dāng)輸出電壓 Vout 降低時(shí)，基準(zhǔn)電壓與取樣電壓的差值增加， 比較放大器輸出的驅(qū)動(dòng)電流增加，串聯(lián)調(diào)整管壓降減小，從而使輸出電壓高。相反，若輸出電壓 Vout 超過所需要的設(shè)定值， 比較放大器輸出的前驅(qū)動(dòng)電流減小， 從而使輸出電壓降低。 供電過程中， 輸出電壓校正連續(xù)進(jìn)行， 調(diào)整時(shí)間只受比較放大器和輸出晶體管回路反應(yīng)速度的限制。

可調(diào) LDO 和固定輸出的 LDO 的區(qū)別就在于 R3 和 R4，可調(diào) LDO 的 R3 和R4 未集成在芯片內(nèi)部，而要求在外圍電路上添加，根據(jù) R3 和 R4 的比值來(lái)設(shè)置輸出電壓。固定輸出的 LDO，其 R3 和 R4 是集成在芯片內(nèi)部的，廠家根據(jù)需要的輸出值設(shè)定 R3 和 R4 的值。

接下來(lái)簡(jiǎn)單說(shuō)一下可調(diào)LDO：

可調(diào) LDO 的一般輸出電壓計(jì)算公式：
Vout=Vref(1+R2/R1)+ Iadj*R2* ；

Iadj 的值很小，當(dāng) R2 的值較小時(shí)， IadjR2 值可忽略不計(jì)。但如果 R2 值較大，那 IadjR2 的值就不能忽略了。一般穩(wěn)壓器如 1117系列的 Iadj 典型值在 50uA左右，如果 R2 取值為 2K 時(shí)，電壓誤差就達(dá)到 0.1V 了。

一般 LDO 的 Vref 值為 1.25V，也有一些會(huì)有不同。如 ANACHIP 有一款A(yù)P133，其 Vref=0.8V，可用于調(diào)節(jié)輸出介于 1～1.25V 間的電壓，這是普通 LDO無(wú)法做到的。

三、選型注意事項(xiàng)：

1.效率及散熱設(shè)計(jì)

η＝Pout/Pin=(IoutVout)/(IinVin)=(Iout*V out)/((Iout + Ignd)*Vin)
因?yàn)?Ignd 和 Iout 比起來(lái)可以忽略不計(jì)，因此上式可以近似成：

**η≈Vout/Vin**

可見 LDO 的效率近似等于輸出電壓比上輸入電壓。 因此在選用 LDO 時(shí)，一定要注意輸出電壓和輸入電壓的壓差。 在保證輸出電壓穩(wěn)定的基礎(chǔ)上， 輸入電壓越小效率越高。尤其是在大電流通路上，壓差過大，不但效率太低，還會(huì)造成過大的熱量，影響電路的穩(wěn)定性。

2.線型穩(wěn)壓器的熱損耗
近似計(jì)算公式：
Pdissipation ≈（VIN －VOUT ）× ILOAD

由于結(jié)溫的升高會(huì)使芯片的壽命變短， 因此我們必須盡可能地降低芯片的結(jié)溫，最好是能控制在 80～100℃以內(nèi)；如果無(wú)法做到這點(diǎn)，也至少要做到產(chǎn)品規(guī)格書中標(biāo)稱結(jié)溫最大工作溫度的 80％以下。

假定如下條件：封裝為 SOT-223的 1117芯片，結(jié)到環(huán)境的熱阻為 117℃/W（不加散熱片及通風(fēng)措施的情況下） ，最大工作結(jié)溫為 150℃。假設(shè)在40℃的室溫環(huán)境下 ,IC 上的最大熱損耗約為：
（150℃×0.8－40℃） / 117 ℃/W＝0.68W

上述為無(wú)任何外部散熱的條件下的計(jì)算值， 實(shí)際應(yīng)用中印制板上的銅箔會(huì)起到散熱片的效果，因此實(shí)際能承受的耗散功率比上述計(jì)算值會(huì)略微大些。

TA=25℃時(shí) 各類封裝熱耗散能力參考值：
SOT-223 約 600～700mW
TO-252 約 1.0～1.1W
TO-263/ 220 約 1.1～1.2W
SOT-89 約 300～400mW
SOT-23 約 200 mW
TO-92 約 500mW

知道了熱損耗 PD 和熱阻θJA后，我們就能計(jì)算出溫升的近似值，但這個(gè)值往往因印制板、 周圍器件、 空氣流動(dòng)等因素而與實(shí)際溫度有差別。 因此要判斷所設(shè)計(jì)電路的溫升是否能滿足要求， 應(yīng)以實(shí)際測(cè)量的溫度值為準(zhǔn)。

3.壓降 Vdrop
Vdrop 為在某一輸出電流強(qiáng)度下，輸入輸出壓差的最小值。一般產(chǎn)品規(guī)格書上會(huì)提供相應(yīng)的 Vdrop-Iout 曲線。

LDO 在選用時(shí)需要留意這個(gè)參數(shù)，一定要滿足：
Vdrop ＜Vin -Vout

因此在實(shí)現(xiàn) 3.3V 轉(zhuǎn) 2.5V 或 2.5V 轉(zhuǎn) 1.8V 等輸入輸出壓差比較小的情況時(shí)，一定要留意所用 LDO 的 Vdrop 參數(shù)是否能滿足上述要求。

4.最小工作電壓和最大輸入電壓
最小工作電壓指為保證穩(wěn)壓器內(nèi)部 IC 電路正常工作，輸入電壓需要滿足的最小值。因此在設(shè)計(jì)時(shí) Vin 除了要滿足 V in －V out ＞V drop 外，還要滿足 V in ＞V 最小工作 。

5.靜態(tài)電流
靜態(tài)電流指串聯(lián)調(diào)整管輸出電流為零時(shí)，輸入電源提供的穩(wěn)壓器工作電流，也叫接地電流。靜態(tài)電流可以理解為提供以使穩(wěn)壓器 IC 正常運(yùn)作的電流，并不直接帶載，因此靜態(tài)電流純是損耗，越小越好。

6.輸出電容的選擇
線型穩(wěn)壓器的輸出電容除用做濾波外，其最重要的功能是輸出穩(wěn)定補(bǔ)償。因?yàn)榫€型穩(wěn)壓器是一個(gè)反饋系統(tǒng)， 一般是多極點(diǎn)系統(tǒng)， 由于這些極點(diǎn)的存在， 可能使相位裕度低于穩(wěn)定狀態(tài)的容限值，導(dǎo)致輸出回路不穩(wěn)定，甚至發(fā)生自激現(xiàn)象。

為改善相位裕度，通常采用相位補(bǔ)償技術(shù)， 在系統(tǒng)內(nèi)增加零點(diǎn)可以改善相位裕度，改善的效果取決于所增加的零點(diǎn)的頻率位置。輸出回路上所并接的電容， 其 ESR和電容一起能夠起到在系統(tǒng)內(nèi)增加一個(gè)零點(diǎn)的效果， 相對(duì)應(yīng)的零點(diǎn)頻率約為 1/(2πReC)，其中 Re為等效串聯(lián)電阻， C 為補(bǔ)償電容容值。 當(dāng)補(bǔ)償電容選擇不當(dāng)時(shí)，零點(diǎn)對(duì)相位裕度的改善不夠，整個(gè)回路還是可能不穩(wěn)定的。

在選擇補(bǔ)償電容時(shí)，我們需要著重關(guān)注的是電容的 ESR 參數(shù)。

一般來(lái)說(shuō)準(zhǔn) LDO 用電解電容做輸出補(bǔ)償電容也能滿足要求，但為了使 ESR盡量小些，要求電解容的容值不小于 47uF，推薦 47uF～100uF；對(duì)于輸出小于等于 5V 的電路，耐壓值不小于 10V，推薦 10V～16V，耐壓值選大些是為了使其 ESR 小些。對(duì)于 PNP LDO 來(lái)說(shuō)，對(duì) ESR要求會(huì)更嚴(yán)格些。（現(xiàn)在的穩(wěn)壓器很多在芯片內(nèi)部已集成了補(bǔ)償電路，因此對(duì)外部補(bǔ)償用的電容 ESR 要求變得不那么嚴(yán)格了）在選擇電容時(shí)應(yīng)該參考芯片規(guī)格書上關(guān)于輸出電容的要求說(shuō)明和建議參數(shù)值。

7.PSRR
PSRR(Power Supply Rejection Ratio)，即電源紋波抑制比， 是反映輸出和輸入頻率相同的條件下， 輸出對(duì)輸入紋波抑制能力的交流參數(shù)， 采用對(duì)數(shù)比值， 單位為分貝，基本計(jì)算公式為：
PSRR=20log[Ripple (Vin)/Ripple (Vout)]

改善 PSRR的方法：
芯片設(shè)計(jì)時(shí)可以在 LDO 基準(zhǔn)的輸出端增加一路低通濾波器。因?yàn)閮?nèi)置濾波器會(huì)占用較大的芯片尺寸， 因此有些芯片在設(shè)計(jì)時(shí)會(huì)將低通濾波器設(shè)計(jì)在芯片外圍電路上，將基準(zhǔn)腳引出來(lái)（即 Bypass腳），用于連接基準(zhǔn)旁路電容。 增大旁路電容， 有利于減小輸出噪聲 ,提高 LDO 的 PSRR。但旁路電容會(huì)對(duì) LDO 輸出電壓上升的速度產(chǎn)生影響，旁路電容值越大，輸出電壓上升速率越慢，在使用時(shí)要注意。建議使用陶瓷電容的典型值為 470 pF ～ 1uF 。

8.最小負(fù)載電流 (Minimum Load Current)
這個(gè)參數(shù)是為了保持輸出穩(wěn)壓狀態(tài)，導(dǎo)通管上需要流過的最小電流。如果負(fù)載未達(dá)到最小負(fù)載電流的要求， 則可能導(dǎo)致穩(wěn)壓器輸出電壓漂浮不定。 這個(gè)參數(shù)只針對(duì)可調(diào)穩(wěn)壓器而言。

對(duì)導(dǎo)通管而言，調(diào)壓電阻 R3 和R4 也是其負(fù)載。因此只要滿足下面式子 LDO 就能保持電壓穩(wěn)定輸出了：
I R3 +I Load ≥I MiniLoad

當(dāng) ILoad =0 時(shí)，只要滿足 I R3 ≥I MiniLoad 即可，因此固定輸出的 LDO 在設(shè)計(jì)時(shí)，廠家可以通過調(diào)整 R3 和 R4的值來(lái)使 IC 內(nèi)部即能滿足最小負(fù)載電流的值， 使用者在設(shè)計(jì)時(shí)無(wú)需考慮這個(gè)參數(shù)。而對(duì)可調(diào) LDO 而言，R3 設(shè)計(jì)在外圍電路，因此就需要我們使用者在設(shè)計(jì)時(shí)考慮這個(gè)參數(shù)。
需要滿足下式： VREF /R3≥I MiniLoad

一般 VREF 為 1.25V，如果 I MiniLoad 為 10mA，則 R3≤125 歐姆，可選為 120歐姆。根據(jù)輸出電壓的要求我們就可以計(jì)算出 R2 的值。

一般廠家除了提供最小負(fù)載電流的參數(shù)外，還會(huì)提供推薦的外圍電路參數(shù)，方便我們?cè)O(shè)計(jì)時(shí)選擇合適的電阻值。

四、設(shè)計(jì)注意事項(xiàng)：
1.PCB布局
應(yīng)該嚴(yán)格參考Datasheet手冊(cè)推薦布局，如下圖所示為PCB上的LDO等效電路圖：
理想的 LDO 版圖設(shè)計(jì)，應(yīng)該使 1、2、3、4 這四個(gè)環(huán)路做到盡可能的小。其中環(huán)路1 和環(huán)路 2 最重要：
因?yàn)?strong>環(huán)路 1 直接影響 PSRR參數(shù)，對(duì)輸出紋波影響很大；
環(huán)路 2 也會(huì)影響輸出紋波， 還會(huì)影響補(bǔ)償電容的等效 ESR，因?yàn)檠a(bǔ)償電容的實(shí)際等效 ESR＝ESRc +R trace ，當(dāng)補(bǔ)償電容與整個(gè)LDO 的環(huán)路變大時(shí)， R trace 變大，補(bǔ)償電容的實(shí)際等效 ESR 也隨之變大，從而會(huì)使整個(gè)電路變得不穩(wěn)定；
環(huán)路 3 直接影響輸出紋波；
環(huán)路 4 直接影響輸入紋波并間接影響到輸出的紋波，也要重視。

總結(jié)

以上是生活随笔為你收集整理的LDO与三端稳压器详解的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。