鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL,Phase-Locked Loop）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。
當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。
PLL工作原理框圖如下

首先說明鑒相器Phase Discriminator：
鑒頻器可以由乘法器實現

設外部輸入為$U_i(t)=U_m\sin [{\omega }_{i}t+{\theta }_i(t)]$,VCO直流輸出(無外接信號時輸出)為$U_o(t)=U_{om}\cos [{\omega }_{o}t+{\theta }_o(t)]$,兩信號相乘后積化和差得
$$\frac{1}{2}{U}_m{U}_{om}\{\sin [{\omega }_{i}t+{\theta }_i(t)+{\omega }_{o}t+{\theta }_o(t)]+\sin [{\omega }_{i}t+{\theta }_i(t)?{\omega }_{o}t?{\theta }_o(t)]\}$$
這樣就是鑒頻器所產生的輸出信號

接下來再看環路濾波器，這個實際上就是個LPF，為了濾除鑒頻器所產生的和頻率信號$\sin [{\omega }_{i}t+{\theta }_i(t)+{\omega }_{o}t+{\theta }_o(t)]$，經過LPF之后，就只剩下低頻的差信號，也就是輸入信號與VCO信號的相位差
$$\sin [({\omega }_i?{\omega }_o)t+{\theta }_i(t)?{\theta }_o(t)]$$

最后，我們再看這個相位差又是如何影響VCO，這里我們不妨對相位差做分類討論，設相位差為$\Delta \theta (t)$

$\Delta \theta (t)<0$
此時輸入信號滯后于VCO輸出，$\sin \Delta \theta (t)<0$，VCO輸入為負，導致輸出信號頻率下降，更加靠近輸入信號頻率

$\Delta \theta (t)=0$
此時輸入信號與VCO輸出同相位，無輸入信號，輸出不變，仍保持為輸入信號頻率

$\Delta \theta (t)>0$
此時輸入信號超前于VCO輸出，$\sin \Delta \theta (t)>0$,VCO輸入為正，導致輸出信號頻率上升，更加靠近輸入信號頻率

之后VCO輸入再接入到鑒相器中，繼續比較與外部輸入的相位差.

因此我們可以看到，PLL在不斷接近輸入信號的頻率,當與輸入信號同頻則保持鎖定.

總結

以上是生活随笔為你收集整理的PLL 锁相环原理介绍的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。