內容提要

1、數據的表示、
2、計算機結構
3、Flynn分類法
4、CISC與RISC
5、流水線技術
6、存儲系統
7、總線系統
8、可靠性
9、校驗碼

第一節? 數據的表示

1、進制的轉換

R進制轉十進制：按權展開

?十進制轉R進制：短除法

二進制轉八進制（三位合一）及二進制轉十六進制（四位合一）

?

?2、原碼反碼補碼移碼

原碼：將一個十進制數轉換為二進制數，并且該二進制數的首位表示正負，0表示正，1表示負，不足八位的就在首位與二進制數中間用零填充。如-1的原碼就是10000001

反碼：原碼在計算機中進行加減不能得到正確的答案，而反碼的加減則符合事實，正數的反碼為本身，負數的反碼為其原碼除首位不變外全部取反，即零變為一，一變為零

補碼：正數的補碼與原碼相同，負數的補碼即為其反碼加一(補碼的運算也符合正確答案)

移碼：將正數和負數的補碼首位取反，其余位不改變（移碼的運算也符合正確答案)

?各自數值范圍：

?3、浮點運算

浮點數的概念：浮點數即科學計數法，如1000=1X10^3; 其中，1為尾數，10為基數，3為指數。

計算步驟：計算機中浮點數的運算：當兩個指數不等的浮點數相加時，計算機會把低階浮點數的指數轉化為高階浮點數的指數，如：1.0X10^3+1.19X10^2,計算機會將1.19X10^2轉化為0.119X10^3,然后作和，然后結果格式化(即通過指數的轉化保證尾數必須為非零的一位數)如：0.1119X10^3+1.119X10^2;得到11.3019X10^3以后，要化為1.13019X10^4

第二節 中央處理器（CPU）

組成：CPU由運算器和控制器組成

運算器：

?控制器：

?第三節 計算機體系結構分類

?第四節?CISC和RISC

?第五節 流水線

?流水線的基本概念：

1.指令執行的流程：取指——分析——執行,注：指令執行步驟可能多于三步，應根據題意作答

2.流水線的概念：流水線是指在程序執行時多條指令重疊進行操作的一種準并行處理實現技術。各種部件同時處理是針對不同指令而言的，他們可以同時為多條指令的不同部分進行工作，以提高各部分的利用率和指令的平均執行速度

?流水線周期以及執行時間：

流水線吞吐率計算：

?流水線加速比：

?流水線的效率：

?該流水線的效率即為T0=24/KTk=60；等于0.4?注：所有步驟花費時間相等的指令執行的效率最高

第六節 層次化存儲器結構

?注：內存存儲外存的部分內容，cache存儲內存的部分內容，CPU只處理cache中的指令，cache的作用是精簡內存中重復出現的指令，提高CPU的執行效率，使得計算機的運算速度得到極大的提升；此外，結構中由上至下，速度越來越慢，但容量越來越大

第七節 Cache

?注：CPU會在cache中尋找它需要的數據，如果不能找到，CPU就將前往內存中尋找，而chche的訪問命中率就是CPU需要的數據在cache中被找到的比例，未能找到的數據CPU將前往內存中進行再次尋找

第八節 主存

?主存的分類

1.隨機存取存儲器：簡稱RAM，斷電后所有數據都將清除，

有兩類RAM：靜態的(SRAM)和動態的(DRAM)，SRAM比DRAM速度更快，但價格也更貴。SRAM用來作為高速緩沖存儲器(Cache)，DRAM用來作為主存及圖形系統的幀緩沖區。SRAM將每個位存儲在一個雙隱態的存儲器單元中，DRAM將每個位存儲為對一個電容的充電，由于電容非常小，在10~100ms時間內會失去電荷，所以需要周期性地刷新充電以保持信息

2.只讀存儲器：簡稱ROM，斷電后仍然能夠存儲信息

?主存的編址

?概念：主存的編址就是把許多塊芯片組成相應的存儲器

?

?注：一般表示方式如上圖，其中左圖一中的8表示它有8個地址空間，4表示每一個地址空間存儲了4位的信息，而兩個圖一則可以拼接為圖二、圖三

編址相關計算：

?圖注：其中H表示十六進制，存儲單元數量等于大的內存地址減去小的內存地址再加上一；K=1024，第一個空即為存儲單元數量除以1024

第九節 磁盤結構與參數

注：磁道一般分為許多個小的扇形區，即物理塊，磁頭在依次讀取這些物理塊時(磁頭必須依次讀取)，會在讀取的同時將其存放進緩存區，緩存區可以是單個，也可以是多個，存放完成后會在緩存區花費時間進行處理，處理期間磁頭的讀取不會停止，因此，如果緩存區過少，就會出現：讀取一個物理塊花費了一個周期甚至更長的時間。

磁盤調度管理中，先進行移臂調度尋找磁道，再進行旋轉調度尋找扇區

?第十節 總線

?概念：總線是連接計算機有關部件的一組信號線，是計算機中用來傳送信息代碼的公共通道。

總線的分類

1.內部總線：微機內部的，各個外圍芯片與處理器之間的總線，屬于芯片級別

2.系統總線：系統總線即為各個插線板和系統板之間的總線；包括

????????(1)數據總線：如32位，64位等一次性能夠傳輸的位

????????(2)地址總線：假設該計算機的地址總線為32位，那就代表它的地址空間為2^32個字節

????????(3)控制總線：發送相應的控制信號的總線

3.外部總線：即微機和外部設備的總線
注：總線上的多個部件之間只能分時向總線發送數據，但可以同時從總線接收數據

?第十一節 系統可靠性分析與設計

?1、串聯系統(一個子系統失效則全部失效)

?可靠性計算：圖中R即為可靠性，λ為失效率等同于1-R

2、并聯系統（少數子系統的失效將不會影響整個系統）

?可靠性計算：圖中R即為可靠性，λ為失效率等同于1-R

?3、模冗余系統與混合系統

?圖片解釋：數據輸入n個子系統中，它們各自得出自己的結果，然后匯總到表決器，表決器將遵循少數服從多數的原則，輸出大多數子系統得到的那個答案然后進行輸出

?第十二節 差錯控制——CRC與海明校驗碼

檢錯與糾錯?：

檢錯：將錯誤檢查出來

糾錯：將錯誤檢查出來的同時并進行糾正

碼距及其作用

1.碼距的概念：指整個編碼系統中任意兩個碼字的最小距離,如A變化X個位得到B，則X就為碼距，如：若使用2位長度的二進制編碼，若以A=11，B=00為例，A,B之間的最小碼距為2

2.碼距的作用：增大碼距能夠起到檢錯的作用，因為數據在傳輸的過程中如果鏈路出現了

問題，那么將會使得接收到的二進制數發生變化，若碼距過小，則很可能造成信息的混淆，增大碼距就使得被改變的二進制數混淆信息的概率極大的降低;若碼距再進行增大，則能夠起到糾錯的作用，因為數據鏈路出錯的概率比較低，只能造成傳輸中極少二進制數的改變，我們可以根據該傳輸失真的二進制數中大部分二進制數的構成來進行推斷，推斷出結果就達到了糾錯的目的。

注：在一個碼組內為了檢測e個誤碼，要求最小碼距d應滿足：d>=e+1

在一個碼組內為了糾正t個誤碼，要求最小碼距d應該滿足：d>=2t+1

循環冗余校驗碼——CRC?(僅可檢錯無法糾錯)

1.CRC的概念：在對信息進行編碼的時候在其尾部加入一些校驗信息，讓編碼后的數據能夠與循環校驗碼的生成多項式相除余數為零，若不為零則說明傳輸過程出現了錯誤，其中，原碼加上(增添在右方)校驗信息加(做加法)上余數所得的碼即為CRC，

注(1)：生成多項式是一個二進制數，如"X^4+X^3+X+1",這個生成多項式實際上就是二進制數11011；在相除時，需在原碼后方添加一些0，添加的0的個數等于生成多項式的位數減去1，增加的0即為校驗信息。

注(2)：二進制的除法與算術除法相似，唯一不同的是所得除數在作減法時，減得的值要取絕對值，即0-1=1；這樣使得整個除法運算中不存在借位。

海明校驗碼?

1.概念：海明碼是一種利用奇偶性進行檢錯和糾錯的校驗碼，是一種插入到信息中的編碼，一般為多個碼，其插入的位置滿足規律：2^r>=x+r+1；其中，x為信息的二進制數的位數，r為校驗碼的個數，而插入信息的位置則是2^r-1，2^r-2……2^0;如r=3時，校驗碼就插在1，2，4位置

2.校驗碼的計算：如信息1011，根據公式得出其校驗碼分別放在1，2，4位，因此其海碼將有7位數，其中3，5，6，7位即為信息位，將3寫為2^0+2^1;將5寫為2^0+2^2.......將四個信息的位數用此方法表示以后可得到校驗位的值的計算公式：r0=i4&i3&i2；r1=i4&i3&i1.r2=i4&i3&i2；其中，r表示校驗位的值，且從0開始計數；在信息位被2^表示以后，將都有2^2的信息位進行異或操作并將值賦給r2，將都有2^1的信息位進行異或操作并將值賦給r1，ro也一樣操作，&符號即為異或，在異或操作中，二者值相同即等于1，不同即等于0，而ix則是將其信息位施以一種運算：信息位所處的位置為奇數就將其賦值為1，信息位所處的位置為偶數就將其賦值為0，因此i4=1，i3=0，i2=1，i1=1；

3.海明校驗碼的作用：將信息轉換為海明校驗碼形式以后，我們就能進行糾錯，如信息1011，其海明校驗碼的正確形式為1010101，若收到了1011101，我們可以將兩個數的校驗碼位的數提取出來，并在對應位置進行異或運算，如該例得到了001，則說明第1位'(左數第一個信息位)出錯了,若得到了010，則說明第二個信息位出錯了。

第十三節 輸入輸出系統?

計算機中主機與外設間進行數據傳輸的輸入輸出的控制方法有程序控制方式、中斷方式、DMA等，輸入輸出系統是一組固化到計算機內主板上一個ROM芯片上的程序

1.程序控制方式：由CPU執行程序控制數據的輸入輸出過程

2.中斷方式：外設準備好輸入數據或接受數據時向CPU發出中斷請求信號，若CPU決定響應該請求，則暫停正在執行的任務，轉而執行中斷服務程序進行數據的輸入輸出處理，之后再回去執行原來的被中斷的任務，中斷時根據中斷服務程序的入口地址進行中斷

3.DMA(直接存儲器控制)：CPU只需向DMA控制器下達指令，讓DMA控制器來處理數據的傳送，數據傳送完畢再把信息反饋給CPU，這樣就很大程度上減輕了CPU的負擔

注：CPU是在一個總線周期結束時響應DMA請求的，即不是DMA一請求CPU就響應，而是CPU在接收到DMA請求后，在該系統總線周期結束后進行響應，因為DMA控制器在需要的時候會代替CPU作為總線主設備，在不受CPU干預的情況下，控制I/O設備與系統主存之間的直接數據傳輸

?

總結

以上是生活随笔為你收集整理的计算机组成与体系结构（软件设计师考试）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。