完全自主知識產權，全部代碼自研。可多種形式授權。

基于FPGA的DVB-S2接收機IP core，含BCH譯碼IP、LDPC譯碼IP、解交織IP。

(1)支持DVB-S2標準中BCH碼全部編碼樣式；

????????長幀(64800),Nbch=：16200、21600 、25920、32400、38880、43200、48600、51840、54000、57600、 58320；

? ? ? ? 短幀(16200),Nbch=：3240、5400、6480、7200、9720、10800、11880、12600、13320、14400。

(2)支持DVB-S2標準中LDPC全部編碼樣式：????????

????????長幀(64800) ：1/4、1/3、2/5、 1/2、3/5、2/3、3/4、4/5、5/6、8/9、9/10；

????????短幀(16200)：1/5、1/3、2/5、4/9、3/5、2/3、11/15、7/9、37/45、8/9；

(3) 支持 DVB-S2 標準中 CCM、VCM、ACM 三種模式，譯碼參數逐幀可變；

(4) FPGA時鐘時鐘：≥250MHz;

(5)吞吐率≥1.5Gbps；

DVB-S2前向糾錯采用LDPC（內碼）與BCH（外碼）級聯的形式。

映射部分按后續采用的具體的調制方式（QPSK、8PSK、16APSK、32APSK），將輸入的經過前向糾錯的串行碼流轉換成滿足特定星座圖樣式的并行碼流。

物理層成幀部分通過加擾實現能量擴散，以及空幀插入等。

調制部分完成基帶成形和調制。

?

總結

以上是生活随笔為你收集整理的FPGA DVB-S2 FEC 信道译码 BCH译码器 LDPC译码器 解交织器 IP core的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。