2019.7.6 電源去耦

設計原因：
在直流電源回路中，負載的變化會引起電源噪聲。例如在數字電路中，當電路從一個狀態轉變為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去偶電容可以抑制因負載變化而產生的噪聲，是印制電路板的可靠性設計的一種常規做法。

配置規則：

• 電源輸入端跨接一個10~100uf 的電解電容，如果印制電路板位置允許，采用100uf以上的電解電容抗干擾效果會更好。用來過濾板子產生的低頻噪聲，如60Hz線路頻率。
• 為每個集成電路芯片配置一個 0.01uf 的陶瓷電容器。如遇到印制電路板空間小裝不下時，可每4~ 10個芯片配置一個1~10uf的鉭電解電容，這種電容高頻阻抗特別小，在500K ~ 20MHz范圍內阻抗小于1歐姆，且漏電流很小（0.5uA以下）。最好不要用電解電容，其結構讓其在高頻時表現為電感。選取計算：C= 1 / f ，即10MHz取0.1uF。
  ····· 每個集成電路+芯片的每個電源和地 之間一個去偶電容（原因：由于大部分能量交換主要集中于器件的VCC和GND，而這些引腳又是獨立直接和地平面相連接的，這樣，電壓的波動其實主要來源于電流分配不合理，但電流分配不合理主要是由大量過孔和隔離帶造成的。為減小集成電路芯片上的電壓瞬時過沖，應為集成電路芯片添加去偶電容，可有效去除電源毛刺。當去偶電容直接連接在集成電路管腳時平滑毛刺效果最好——這也是為什么有一些器件插座上帶有去偶電容，而有的器件要求去偶電容距器件的距離要足夠小），每個電解電容邊上都要添加一個小的高頻旁路電容。·陶瓷片電容或多層陶瓷電容的高頻特性較好，數字電路中典型值為0.1uF（5nH分布電感，共振頻率大約7MHz左右，**也就是說？（）**對10MHz以下噪聲有較好去耦作用，對40MHz以上噪聲基本無作用）
• 對于抗噪聲能力弱，關斷時電流變化大旳器件和ROM、RAM等存儲型器件，應在芯片VCC和GND間直接接入去偶電容。
• 去偶電容引線不能過長，特別是高頻旁路電容不能帶引線（自解：防止電感效應）。
• RC串聯消除接觸器、繼電器、按鈕操作時的火花，R：1 ~ 2K； C： 2.2 ~ 47uF。
• CMOS
• 高頻、中頻、低頻去偶電容選擇。高頻電容計算：
• 大容量鉭電容做電路儲能時應注意：
  https://wenku.baidu.com/view/d57dac26dd36a32d737581cc.html

總結

以上是生活随笔為你收集整理的电源去耦的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。