---

0 📡實驗?zāi)康?/h1>

（1）熟悉計數(shù)器的邏輯功能及特性

（2）掌握計數(shù)器的應(yīng)用

（3）掌握時序邏輯電路的分析和設(shè)計方法

---

1 📡實驗儀器及材料

---

2 📡實驗原理

集成4位計數(shù)器74LS161(74LS160)簡介

74LS161是4位二進(jìn)制計數(shù)器，74LS160是十進(jìn)制計數(shù)器。74LS161和74LS160芯片引腳排列相同。

（1）異步清零功能

當(dāng)CLR=0時，無論其他輸入端狀態(tài)如何（包括時鐘信號CLK），4位輸出Qd~Qa全為零。

（2）同步并行預(yù)置數(shù)功能

當(dāng)CLR=1、LOAD=0且有時鐘脈沖CLK的上升沿作用時，DCBA輸入端的數(shù)據(jù)將分別被Qd~Qa接收。

（3）保持功能

當(dāng)CLR=LOAD=1且ENP=0、ENT=1時，計數(shù)器將保持原有狀態(tài)不變（停止計數(shù)）;

當(dāng)CLR=LOAD=1且ENT=0時，計數(shù)器將保持原有狀態(tài)不變（停止計數(shù)），但這時進(jìn)位輸出C=0。

（4）同步計數(shù)功能

當(dāng)CLR=LOAD=ENP=ENT=1時，計數(shù)器處于計數(shù)狀態(tài)。

從0000狀態(tài)開始，對74LS161連續(xù)輸入16個脈沖時，電路將從1111狀態(tài)返回0000狀態(tài)，進(jìn)位輸出PCO從高電平跳變到低電平。

從0000狀態(tài)開始，對74LS160連續(xù)輸入10個脈沖時，電路將從1001狀態(tài)返回0000狀態(tài)，進(jìn)位輸出PCO從高電平跳變到低電平。

用集成計數(shù)器設(shè)計N進(jìn)制計數(shù)器的方法

若有M進(jìn)制計數(shù)器，要構(gòu)成N進(jìn)制計數(shù)器，有兩種情況：

（1）M>N，從M個狀態(tài)中任選N個狀態(tài)構(gòu)成N 進(jìn)制計數(shù)器。

（2）M<N，采用多片M進(jìn)制計數(shù)器，構(gòu)成M’計數(shù)器，使M'>N

設(shè)計舉例：試用74LS161和適當(dāng)?shù)拈T電路構(gòu)成7進(jìn)制計數(shù)器。

（1）分析：74LS161為4位二進(jìn)制計數(shù)器，M=16，N=7，M>N，因此可以使用反饋清零法或反饋置數(shù)法進(jìn)行設(shè)計。

（2）狀態(tài)轉(zhuǎn)換圖：

（3）反饋清零法：

按前述設(shè)計方法，令

ENP=ENT=1，

LOAD=1，

CLR=S7'=(QcQbQa)'，

作圖如右圖所示：

（4）反饋置數(shù)法：

按前述設(shè)計方法，令

ENP=ENT=1，

CLR =1，

LOAD =S6'=(QcQb)',

DCBA=0000，

作圖如右圖所示：

74LS151簡介

74LS151為互補輸出的8選1數(shù)據(jù)選擇器，引腳排列和功能表如圖所示。

選擇控制端（地址端）為C、B、A，按二進(jìn)制譯碼，從8個輸入數(shù)據(jù)D0～D7中，選擇一個需要的數(shù)據(jù)送到輸出端Y，S為使能端，低電平有效。

（1）使能端S＝1時，不論C～A狀態(tài)如何，均無輸出（Y＝0，W＝1），多路開關(guān)被禁止。

（2）使能端S＝0時，多路開關(guān)正常工作，根據(jù)地址碼C、B、A的狀態(tài)選擇D0～D7中某一個通道的數(shù)據(jù)輸送到輸出端Y。

如：CBA＝000，則選擇D0數(shù)據(jù)到輸出端，即Y＝D0

如：CBA＝001，則選擇D1數(shù)據(jù)到輸出端，即Y＝D1，其余類推。

---

3 📡實驗內(nèi)容及步驟

用集成4位二進(jìn)制計數(shù)器（74LS161）組成十進(jìn)制計數(shù)器

（1）畫出狀態(tài)轉(zhuǎn)換圖

（2）選擇具體設(shè)計方案（清零法或置數(shù)法）

我選擇的是反饋清零法

（3）畫出電路圖

（4）數(shù)據(jù)測試，用邏輯分析儀觀察并記錄CLK、QA、QB、QC、QD、PCO的時序圖

用標(biāo)尺截取N個時鐘，觀察每個時鐘對應(yīng)的狀態(tài)，如果狀態(tài)是按照N進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖變化，則設(shè)計正確，記錄時序圖。

序列信號發(fā)生器

在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需要用到一組特定的串行數(shù)字信號。通常將這種串行數(shù)字信號稱為序列信號。產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。

（1）右圖所示為一個序列信號發(fā)生器電路。圖中芯片使用74LS160同步計數(shù)器。

①在CLK端加時鐘信號，使用邏輯分析儀觀察芯片CLK、QA、QB、QC、QD、Y的狀態(tài)變化，并記錄時序圖。

②通過觀察時序圖，說明電路在CLK的作用下Y端能輸出什么樣的脈沖序列？

Y= 0100110101

（2）若希望輸出端能周期性的輸出Y'=1001001110的脈沖序列，則電路應(yīng)該怎樣改接？試實驗之。

分析：序列信號發(fā)生器的構(gòu)成方法有多種。一種比較簡單、直觀的方法是用計數(shù)器和數(shù)據(jù)選擇器構(gòu)成。觀察Y'的數(shù)據(jù)可知，序列位數(shù)為10，計數(shù)器仍然選擇十進(jìn)制計數(shù)器74LS160，再搭配一個8選1數(shù)據(jù)選擇器（可選擇74LS151）即可完成改接。

①寫出狀態(tài)轉(zhuǎn)換表

②寫出Y'邏輯表達(dá)式

Y'= QA`QC`QB`+QAQC`QB`+QC`QBQA+QC`QBQA

③比較Y'和8選1數(shù)據(jù)選擇器74LS151的邏輯表達(dá)式：

④畫出電路圖

⑤在CLK端加時鐘信號，使用邏輯分析儀觀察芯片CLK、Qa、Qb、Qc、Qd和Y'的狀態(tài)變化，并記錄時序圖。

---

總結(jié)

以上是生活随笔為你收集整理的时序逻辑电路二——数字逻辑实验的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。