CMOS工艺名词解
saliside——當金屬和硅化物接觸時會產(chǎn)生一層融合物，叫難融金屬硅化物，此及saliside。
siliside——一種工藝，在源漏區(qū)淀積（或是叫覆蓋？）硅化物，這樣一種
??????????? 工藝就叫siliside。
poliside——也為一種工藝，乃在柵極poly上淀積硅化物。
A.M.U 原子質(zhì)量數(shù)
ADI After develop inspection顯影后檢視
AEI 蝕科后檢查
Alignment 排成一直線，對平
Alloy 融合：電壓與電流成線性關系，降低接觸的阻值
ARC： anti-reflect coating 防反射層
ASHER: 一種干法刻蝕方式
ASI 光阻去除后檢查
Backside 晶片背面
Backside Etch 背面蝕刻
Beam-Current 電子束電流
BPSG: 含有硼磷的硅玻璃
Break 中斷，stepper機臺內(nèi)中途停止鍵
Cassette 裝晶片的晶舟
CD：critical dimension 關鍵性尺寸
Chamber 反應室
Chart 圖表
Child lot 子批
Chip (die) 晶粒
CMP 化學機械研磨
Coater 光阻覆蓋（機臺）
Coating 涂布，光阻覆蓋
Contact Hole 接觸窗
Control Wafer 控片
Critical layer 重要層
CVD 化學氣相淀積
Cycle time 生產(chǎn)周期
Defect 缺陷
DEP: deposit 淀積
Descum 預處理
Developer 顯影液；顯影（機臺）
Development 顯影
DG: dual gate 雙門
DI water 去離子水
Diffusion 擴散
Doping 摻雜
Dose 劑量
Downgrade 降級
DRC: design rule check 設計規(guī)則檢查
Dry Clean 干洗
Due date 交期
Dummy wafer 擋片
E/R: etch rate 蝕刻速率
EE 設備工程師
End Point 蝕刻終點
ESD: electrostatic discharge/electrostatic damage 靜電離子損傷
ET: etch 蝕刻
Exhaust 排氣（將管路中的空氣排除）
Exposure 曝光
FAB 工廠
FIB: focused ion beam 聚焦離子束
Field Oxide 場氧化層
Flatness 平坦度
Focus 焦距
Foundry 代工
FSG: 含有氟的硅玻璃
Furnace 爐管
GOI: gate oxide integrity 門氧化層完整性
H.M.D.S Hexamethyldisilazane,經(jīng)去水烘烤的晶片，將涂上一層增加光阻與晶片表面附著力的化合物，稱H.M.D.S
HCI: hot carrier injection 熱載流子注入
HDP：high density plasma 高密度等離子體
High-Voltage 高壓
Hot bake 烘烤
ID 辨認，鑒定
Implant 植入
Layer 層次
LDD: lightly doped drain 輕摻雜漏
Local defocus 局部失焦因機臺或晶片造成之臟污
LOCOS: local oxidation of silicon 局部氧化
Loop 巡路
Lot 批
Mask (reticle) 光罩
Merge 合并
Metal Via 金屬接觸窗
MFG 制造部
Mid-Current 中電流
Module 部門
NIT: Si3N4 氮化硅
Non-critical 非重要
NP: n-doped plus(N+) N型重摻雜
NW: n-doped well N阱
OD: oxide definition 定義氧化層
OM: optic microscope 光學顯微鏡
OOC 超出控制界線
OOS 超出規(guī)格界線
Over Etch 過蝕刻
Over flow 溢出
Overlay 測量前層與本層之間曝光的準確度
OX: SiO2 二氧化硅
P.R. Photo resisit 光阻
P1: poly 多晶硅
PA; passivation 鈍化層
Parent lot 母批
Particle 含塵量/微塵粒子
PE: 1. process engineer; 2. plasma enhance 1、工藝工程師 2、等離子體增強
PH: photo 黃光或微影
Pilot 實驗的
Plasma 電漿
Pod 裝晶舟與晶片的盒子
Polymer 聚合物
POR Process of record
PP: p-doped plus(P+) P型重摻雜
PR: photo resist 光阻
PVD 物理氣相淀積
PW: p-doped well P阱
Queue time 等待時間
R/C: runcard 運作卡
Recipe 程式
Release 放行
Resistance 電阻
Reticle 光罩
RF 射頻
RM: remove. 消除
Rotation 旋轉
RTA: rapid thermal anneal 迅速熱退火
RTP: rapid thermal process 迅速熱處理
SA: salicide 硅化金屬
SAB: salicide block 硅化金屬阻止區(qū)
SAC: sacrifice layer 犧牲層
Scratch 刮傷
Selectivity 選擇比
SEM：scanning electron microscope 掃描式電子顯微鏡
Slot 槽位
Source-Head 離子源
SPC 制程統(tǒng)計管制
Spin 旋轉
Spin Dry 旋干
Sputter 濺射
SRO: Si rich oxide 富氧硅
Stocker 倉儲
Stress 內(nèi)應力
STRIP: 一種濕法刻蝕方式
TEOS – (CH3CH2O)4Si 四乙氧基硅烷/正硅酸四乙酯，常溫下液態(tài)。作LPCVD /PECVD生長SiO2的原料。又指用TEOS生長得到的SiO2層。
Ti 鈦
TiN 氮化鈦
TM: top metal 頂層金屬層
TOR Tool of record
Under Etch 蝕刻不足
USG: undoped 硅玻璃
W (Tungsten) 鎢
WEE 周邊曝光
Yield 良率
FICD: FInal CD
DICD: Development Inspection CD
集成電路詞條
1.集成電路
隨著電子技術的發(fā)展及各種電器的普及，集成電路的應用越來越廣，大到飛入太空的“神州五號”，小到我們身邊的電子手表，里面都有我們下面將要說到的集成電路。
我們將各種電子元器件以相互聯(lián)系的狀態(tài)集成到半導體材料（主要是硅）或者絕緣體材料薄層片子上，再用一個管殼將其封裝起來，構成一個完整的、具有一定功能的電路或系統(tǒng)。這種有一定功能的電路或系統(tǒng)就是集成電路了。就像人體由不同器官組成，各個器官各司其能而又相輔相成，少掉任何一部分都不能完整地工作一樣。任何一個集成電路要工作就必須具有接收信號的輸入端口、發(fā)送信號的輸出端口以及對信號進行處理的控制電路。輸入、輸出（I/O）端口簡單的說就是我們經(jīng)?？吹降牟蹇诨蛘卟孱^，而控制電路是看不到的，這是集成電路制造廠在凈化間里制造出來的。
如果將集成電路按集成度高低分類，可以分為小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）和超大規(guī)模（VLSI）。近年來出現(xiàn)的特大規(guī)模集成電路（UISI），以小于1um為最小的設計尺寸，這樣將在每個片子上有一千萬到一億個元件。
2.系統(tǒng)芯片（SOC）
不知道大家有沒有看過美國大片《終結者》，在看電影的時候，有沒有想過，機器人為什么能夠像人一樣分析各種問題，作出各種動作，好像他也有大腦，也有記憶一樣。其實他里面就是有個系統(tǒng)芯片（SOC）在工作。當然，那個是科幻片，科技還沒有發(fā)展到那個水平。但是SOC已成為集成電路設計學領域里的一大熱點。在不久的未來，它就可以像“終結者”一樣進行工作了。
系統(tǒng)芯片是采用低于0.6um工藝尺寸的電路，包含一個或者多個微處理器（大腦），并且有相當容量的存儲器（用來記憶），在一塊芯片上實現(xiàn)多種電路，能夠自主地工作，這里的多種電路就是對信號進行操作的各種電路，就像我們的手、腳，各有各的功能。這種集成電路可以重復使用原來就已經(jīng)設計好的功能復雜的電路模塊，這就給設計者節(jié)省了大量時間。
SOC技術被廣泛認同的根本原因，并不在于它擁有什么非常特別的功能，而在于它可以在較短的時間內(nèi)被設計出來。SOC的主要價值是可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本，縮短產(chǎn)品的上市周期，增強產(chǎn)品的市場競爭力。
3.集成電路設計
對于“設計”這個詞，大家肯定不會感到陌生。在修建三峽水電站之前，我們首先要根據(jù)地理位置、水流緩急等情況把它在電腦上設計出來。制造集成電路同樣也要根據(jù)所需要電路的功能把它在電腦上設計出來。
集成電路設計簡單的說就是設計硬件電路。我們在做任何事情之前都會仔細地思考究竟怎么樣才能更好地完成這件事以達到我們預期的目的。我們需要一個安排、一個思路。設計集成電路時，設計者首先根據(jù)對電路性能和功能的要求提出設計構思。然后將這樣一個構思逐步細化，利用電子設計自動化軟件實現(xiàn)具有這些性能和功能的集成電路。假如我們現(xiàn)在需要一個火警電路，當室內(nèi)的溫度高于50℃就報警。設計者將按照我們的要求構思，在計算機上利用軟件完成設計版圖并模擬測試。如果模擬測試成功，就可以說已經(jīng)實現(xiàn)了我們所要的電路。
集成電路設計一般可分為層次化設計和結構化設計。層次化設計就是把復雜的系統(tǒng)簡化，分為一層一層的，這樣有利于發(fā)現(xiàn)并糾正錯誤；結構化設計則是把復雜的系統(tǒng)分為可操作的幾個部分，允許一個設計者只設計其中一部分或更多，這樣其他設計者就可以利用他已經(jīng)設計好的部分，達到資源共享。
?
4.硅片制造
我們知道許多電器中都有一些薄片，這些薄片在電器中發(fā)揮著重要的作用，它們都是以硅片為原材料制造出來的。硅片制造為芯片的生產(chǎn)提供了所需的硅片。那么硅片又是怎樣制造出來的呢？
硅片是從大塊的硅晶體上切割下來的，而這些大塊的硅晶體是由普通硅沙拉制提煉而成的。可能我們有這樣的經(jīng)歷，塊糖在溫度高的時候就會熔化，要是粘到手上就會拉出一條細絲，而當細絲拉到離那顆糖較遠的地方時就會變硬。其實我們這兒制造硅片，首先就是利用這個原理，將普通的硅熔化，拉制出大塊的硅晶體。然后將頭部和尾部切掉，再用機械對其進行修整至合適直徑。這時看到的就是有合適直徑和一定長度的“硅棒”。再把“硅棒”切成一片一片薄薄的圓片，圓片每一處的厚度必須是近似相等的，這是硅片制造中比較關鍵的工作。最后再通過腐蝕去除切割時殘留的損傷。這時候一片片完美的硅圓片就制造出來了。
?
5.硅單晶圓片
我們制造一個芯片，需要先將普通的硅制造成硅單晶圓片，然后再通過一系列工藝步驟將硅單晶圓片制造成芯片。下面我們就來看一下什么是硅單晶圓片。
從材料上看，硅單晶圓片的主要材料是硅，而且是單晶硅；從形狀上看，它是圓形片狀的。硅單晶圓片是最常用的半導體材料，它是硅到芯片制造過程中的一個狀態(tài)，是為了芯片生產(chǎn)而制造出來的集成電路原材料。它是在超凈化間里通過各種工藝流程制造出來的圓形薄片，這樣的薄片必須兩面近似平行且足夠平整。硅單晶圓片越大,同一圓片上生產(chǎn)的集成電路就越多,這樣既可降低成本，又能提高成品率，但材料技術和生產(chǎn)技術要求會更高。
如果按直徑分類，硅單晶圓片可以分為4英寸、5英寸、6英寸、8英寸等規(guī)格,近來又發(fā)展出12英寸甚至更大規(guī)格。最近國內(nèi)最大的硅單晶圓片制造廠??中芯國際就準備在北京建設一條12英寸的晶圓生長線。
6.芯片制造
隨著科學技術的飛速發(fā)展，芯片的性能越來越高，而體積卻越來越小。我們在使用各種電子產(chǎn)品時無不嘆服現(xiàn)代科技所創(chuàng)造的奇跡。而這樣的奇跡，你知道是怎樣被創(chuàng)造出來的嗎？
芯片是用地球上最普遍的元素硅制造出來的。地球上呈礦石形態(tài)的砂子，在對它進行極不尋常的加工轉變之后，這種簡單的元素就變成了用來制作集成電路芯片的硅片。
我們把電腦上設計出來的電路圖用光照到金屬薄膜上，制造出掩膜。就象燈光從門縫透過來，在地上形成光條，若光和金屬薄膜能起作用而使金屬薄膜在光照到的地方形成孔，那就在其表面有電路的地方形成了孔，這樣就制作好了掩膜。我們再把剛制作好的掩膜蓋在硅片上，當光通過掩膜照射，電路圖就“印制”在硅晶片上。如果我們按照電路圖使應該導電的地方連通，應該絕緣的地方斷開，這樣我們就在硅片上形成了所需要的電路。我們需要多個掩膜，形成上下多層連通的電路，那么就將原來的硅片制造成了芯片。所以我們說硅片是芯片制造的原材料，硅片制造是為芯片制造準備的。
7.EMS
提起EMS，大家可能會想到郵政特快專遞，但我們集成電路產(chǎn)業(yè)里面所說的EMS是指沒有自己的品牌產(chǎn)品，專門替品牌廠商生產(chǎn)的電子合約制造商，也稱電子制造服務企業(yè)。那么就讓我們來看一下電子合約制造商到底是干什么的。
所謂電子合約制造商，就是把別人的定單拿過來，替別人加工生產(chǎn)，就像是我們請鐘點工回來打掃衛(wèi)生、做飯一樣，他們必須按照我們的要求來做事。EMS在各個方面，各個環(huán)節(jié)都有優(yōu)勢，從采購到生產(chǎn)、銷售甚至在設計方面都具有自己的特色。因而它成了專門為品牌廠商生產(chǎn)商品的企業(yè)。EMS的優(yōu)勢在于它的制造成本低，反應速度快，有自己一定的設計能力和強大的物流渠道。
最近，一些國際知名的EMS電子制造商正在將他們的制造基地向中國全面轉移。他們的到來當然會沖擊國內(nèi)做制造的企業(yè)。但是對其他企業(yè)來說可能就是個好消息，因為這些EMS必須要依靠本地的供應商提供零部件。
8.流片
在觀看了電影《摩登時代》后，我們可能經(jīng)常想起卓別林鈕螺絲的那個鏡頭。大家知道影片中那種流水線一樣的生產(chǎn)就是生產(chǎn)線。只是隨著科學技術的發(fā)展，在現(xiàn)在的生產(chǎn)線上卓別林所演的角色已經(jīng)被機器取代了。我們像流水線一樣通過一系列工藝步驟制造芯片，這就是流片。
在芯片制造過程中一般有兩段時間可以叫做流片。在大規(guī)模生產(chǎn)芯片時，那流水線一樣地生產(chǎn)就是其中之一。大家可能很早就已經(jīng)知道了這個過程叫流片，但下面這種情況就不能盡說其詳了。我們在搞設計的時候發(fā)現(xiàn)某個地方可以進行修改以取得更好的效果，但又怕這樣的修改會給芯片帶來意想不到的后果，如果根據(jù)這樣一個有問題的設計大規(guī)模地制造芯片，那么損失就會很大。所以為了測試集成電路設計是否成功，必須進行流片，即從一個電路圖到一塊芯片，檢驗每一個工藝步驟是否可行，檢驗電路是否具備我們所要的性能和功能。如果流片成功，就可以大規(guī)模地制造芯片；反之，我們就需要找出其中的原因，并進行相應的優(yōu)化設計。
9.多項目晶圓（MPW）
隨著制造工藝水平的提高，在生產(chǎn)線上制造芯片的費用不斷上漲，一次0.6微米工藝的生產(chǎn)費用就要20-30萬元，而一次0.35微米工藝的生產(chǎn)費用則需要60-80萬元。如果設計中存在問題，那么制造出來的所有芯片將全部報廢。為了降低成本，我們采用了多項目晶圓。
所謂多項目晶圓(簡稱MPW)，就是將多種具有相同工藝的集成電路設計放在同一個硅圓片上、在同一生產(chǎn)線上生產(chǎn)，生產(chǎn)出來后，每個設計項目可以得到數(shù)十片芯片樣品，這一數(shù)量足夠用于設計開發(fā)階段的實驗、測試。而實驗費用就由所有參加多項目晶圓的項目按照各自所占的芯片面積分攤，極大地降低了實驗成本。這就很象我們都想吃巧克力，但是我們沒有必要每個人都去買一盒，可以只買來一盒分著吃，然后按照各人吃了多少付錢。
多項目晶圓提高了設計效率，降低了開發(fā)成本，為設計人員提供了實踐機會，并促進了集成電路設計成果轉化，對IC設計人才的培訓，及新產(chǎn)品的開發(fā)研制均有相當?shù)拇龠M作用。
10.晶圓代工
我們知道中芯國際和臺積電是中國大陸知名的IT企業(yè)，他們所從事的工作都是晶圓代工。那現(xiàn)在讓我們來了解一下什么是晶圓代工。我們是熟悉加工坊的，它使用各種設備把客戶送過去需要加工的小麥、水稻加工成為需要的面粉、大米等。這樣就沒有必要每個需要加工糧食的人都來建造加工坊。我們現(xiàn)在的晶圓代工廠就像是一個加工坊。晶圓代工就是向專業(yè)的集成電路設計公司或電子廠商提供專門的制造服務。這種經(jīng)營模式使得集成電路設計公司不需要自己承擔造價昂貴的廠房，就能生產(chǎn)。這就意味著，臺積電等晶圓代工商將龐大的建廠風險分攤到廣大的客戶群以及多樣化的產(chǎn)品上，從而集中開發(fā)更先進的制造流程。
隨著半導體技術的發(fā)展，晶圓代工所需投資也越來越大，現(xiàn)在最普遍采用的8英寸生產(chǎn)線，投資建成一條就需要10億美元。盡管如此，很多晶圓代工廠還是投進去很多資金、采購了很多設備。這足以說明晶圓代工將在不久的未來取得很大發(fā)展，占全球半導體產(chǎn)業(yè)的比重也將與日俱增。
11.SMT
我們經(jīng)常會看到電器里有塊板子，上面有很多電子器件。要是有機會看到板子的背面，你將看到正面器件的“腳”都通過板子上的孔到背面來了?，F(xiàn)在出現(xiàn)了一種新興技術，比我們剛才說的穿孔技術有更多優(yōu)點。
SMT即表面貼裝技術，是電子組裝業(yè)中的一個新秀。隨著電子產(chǎn)品的小型化，占面積太大的穿孔技術將不再適合，只能采用表面貼裝技術。它不需要在板上穿孔，而是直接貼在正面。當然器件的“腳”就得短一點，細一點。SMT使電子組裝變得越來越快速和簡單，使電子產(chǎn)品的更新?lián)Q代速度越來越快，價格也越來越低。這樣廠方就會更樂意采用這種技術以低成本高產(chǎn)量生產(chǎn)出優(yōu)質(zhì)產(chǎn)品以滿足顧客需求和加強市場競爭力。
SMT的組裝密度高、電子產(chǎn)品體積和重量只有原來的十分之一左右。一般采用SMT技術后，電子產(chǎn)品的可靠性高，抗振能力強。而且SMT易于實現(xiàn)自動化，能夠提高生產(chǎn)效率，降低成本，這樣就節(jié)省了大量的能源、設備、人力和時間。
12.芯片封裝
我們在走進商場的時候，就會發(fā)現(xiàn)里面幾乎每個商品都被包裝過。那么我們即將說到的封裝和包裝有什么區(qū)別呢？
封裝就是安裝半導體集成電路芯片用的外殼。因為芯片必須與外界隔離，以防止空氣中的雜質(zhì)對芯片電路的腐蝕而造成電路性能下降，所以封裝是至關重要的。封裝后的芯片也更便于安裝和運輸。封裝的這些作用和包裝是基本相似的，但它又有獨特之處。封裝不僅起著安放、固定、密封、保護芯片和增強電路性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁--芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封裝對CPU和其他大規(guī)模集成電路都起著重要的作用。隨著CPU和其他大規(guī)模電路的進步，集成電路的封裝形式也將有相應的發(fā)展。
芯片的封裝技術已經(jīng)歷了好幾代的變遷，技術指標一代比一代先進，芯片面積與封裝面積之比（衡量封裝技術水平的主要指標）越來越接近于1，適用頻率越來越高，耐溫性能也越來越好。它還具有重量小，可靠性高，使用方便等優(yōu)點。
13.芯片測試
為了能在當今激烈的市場競爭中立于不敗之地，電子產(chǎn)品的生產(chǎn)廠家就必需確保產(chǎn)品質(zhì)量。而為了保證產(chǎn)品質(zhì)量，在生產(chǎn)過程中就需要采用各類測試技術進行檢測，以及時發(fā)現(xiàn)缺陷和故障并進行修復。
我們在使用某個芯片的時候，經(jīng)常發(fā)現(xiàn)這樣的現(xiàn)象，就是芯片的其中幾個引腳沒有用到。我們甚至還會以為這樣子使用這個芯片是用錯了。其實這幾個引腳是用來測試用的。在芯片被制造出來之后，還要由芯片測試工程師對芯片進行測試，看這些生產(chǎn)出來的芯片的性能是否符合要求、芯片的功能是否能夠實現(xiàn)。實際上，我們這種測試方法只是接觸式測試，芯片測試技術中還有非接觸式測試。
隨著線路板上元器件組裝密度的提高，傳統(tǒng)的電路接觸式測試受到了極大的限制，而非接觸式測試的應用越來越普遍。所謂非接觸測試，主要就是利用光這種物質(zhì)對制造過程中或者已經(jīng)制造出來的芯片進行測試。這就好像一個人覺得腿痛，他就去醫(yī)院進行一個X光透視，看看腿是不是出現(xiàn)骨折或者其他問題。這種方法不會收到元器件密度的影響，能夠以很快的測試速度找出缺陷。
?
14.覆晶封裝技術
我們都知道鳥籠是用竹棒把上下兩塊木板撐出一個空間，鳥就生活在這里面。我們將要說到的覆晶封裝和鳥籠是有相似之處的。下面我們就來看一下什么是覆晶封裝技術。
我們通常把晶片經(jīng)過一系列工藝后形成了電路結構的一面稱作晶片的正面。原先的封裝技術是在襯底之上的晶片的正面是一直朝上的，而覆晶技術是將晶片的正面反過來，在晶片（看作上面那塊板）和襯底（看作下面那塊板）之間及電路的外圍使用凸塊（看作竹棒）連接，也就是說，由晶片、襯底、凸塊形成了一個空間，而電路結構（看作鳥）就在這個空間里面。這樣封裝出來的芯片具有體積小、性能高、連線短等優(yōu)點。
隨著半導體業(yè)的迅速發(fā)展，覆晶封裝技術勢必成為封裝業(yè)的主流。典型的覆晶封裝結構是由凸塊下面的冶金層、焊點、金屬墊層所構成，因此冶金層在元件作用時的消耗將嚴重影響到整個結構的可靠度和元件的使用壽命。
?
15.凸塊制程
我們小時候經(jīng)常玩橡皮泥，可能還這樣子玩過，就是先把橡皮泥捏成一個頭狀，再在上面加上眼睛、鼻子、耳朵等。而我們長凸塊就和剛剛說到的“長”眼睛、鼻子、耳朵差不多了。
晶圓制造完成后，在晶圓上進行長凸塊制程。在晶圓上生長凸塊后，我們所看到的就像是一個平底鍋，鍋的邊沿就是凸塊，而中間部分就是用來形成電路結構的。按凸塊的結構分，可以把它分為本體和球下冶金層（UBM）兩個部分。
就目前晶圓凸塊制程而言，可分為印刷技術和電鍍技術，兩種技術各擅勝場。就電鍍技術而言，其優(yōu)勢是能提供更好的線寬和凸塊平面度，可提供較大的芯片面積，同時電鍍凸塊技術適合高鉛制程的特性，可更大幅度地提高芯片的可靠度，增加芯片的強度與運作效能。而印刷技術的制作成本低廉較具有彈性，適用于大量和小量的生產(chǎn)，但是制程控制不易，使得這種方法較少運用于生產(chǎn)凸塊間距小于150μm的產(chǎn)品。
?
16.晶圓級封裝
在一些古董展覽會上，我們經(jīng)常會看到這樣的情形，即用一只玻璃罩罩在古董上。為了空氣不腐蝕古董，還會采用一些方法使玻璃罩和下面的座墊之間密封。下面我們借用這個例子來理解晶圓級封裝。
晶圓級封裝(WLP)就是在其上已經(jīng)有某些電路微結構（好比古董）的晶片（好比座墊）與另一塊經(jīng)腐蝕帶有空腔的晶片（好比玻璃罩）用化學鍵結合在一起。在這些電路微結構體的上面就形成了一個帶有密閉空腔的保護體（硅帽），可以避免器件在以后的工藝步驟中遭到損壞，也保證了晶片的清潔和結構體免受污染。這種方法使得微結構體處于真空或惰性氣體環(huán)境中，因而能夠提高器件的品質(zhì)。
隨著IC芯片的功能與高度集成的需求越來越大，目前半導體封裝產(chǎn)業(yè)正向晶圓級封裝方向發(fā)展。它是一種常用的提高硅片集成度的方法，具有降低測試和封裝成本，降低引線電感，提高電容特性，改良散熱通道，降低貼裝高度等優(yōu)點。
17.晶圓位階的芯片級封裝技術
半導體封裝技術在過去二十年間取得了長足的發(fā)展，預計在今后二十年里還會出現(xiàn)更加積極的增長和新一輪的技術進步。晶圓位階的芯片級封裝技術是最近出現(xiàn)的有很大積極意義的封裝技術。
我們把芯片原來面積與封裝后面積之比接近1：1的理想情況的封裝就叫做芯片級封裝。就像我們吃桔子，總希望它的皮殼薄點。晶圓位階的芯片級封裝技術就是晶圓位階處理的芯片級封裝技術。它可以有效地提高硅的集成度。晶圓位階處理就是在晶圓制造出來后，直接在晶圓上就進行各種處理，使相同面積的晶圓可以容納更多的經(jīng)芯片級封裝的芯片，從而提高硅的集成度。同理，假如我們讓人站到一間屋子里去，如果在冬天可能只能站十個人，而在夏天衣服穿少了，那就可以站十一或者十二個人。
晶圓位階的芯片級封裝制程將在今后的幾年里以很快的速度成長，這將會在手機等手提電子設備上體現(xiàn)出來。我們以后的手機肯定會有更多的功能，比如可以看電視等，但是它們可能比我們現(xiàn)在使用的更小，那就用到了晶圓位階的芯片級封裝技術。
1.IC Specification 訂定規(guī)格：訂定IC的規(guī)格，工作電壓、電流，采用的制程等，并于架構設計時就必須考慮其未來測試問題。
?2.IC Design IC設計：依據(jù)所訂的的規(guī)格來設計，于邏輯設計與線路計設時，須考慮可測試性設計及實際產(chǎn)生其測試圖樣，供IC制作完成后之測試用。
3.IC Layout IC布局： 將設計完成的電路，依據(jù)制造IC所需光罩的設計規(guī)則，完成實體布局。
?4.Wafer Process 晶圓制造： 光罩完成后，進入晶圓廠制造。
?5.Circuit Probe電路點測： 利用探針點測芯片上的電路。
6.Package 封裝： 依需求決定IC的包裝，PIN腳數(shù)、封裝材枓皆有不同。
7.Final Test 成品測試： 進行功能測試并區(qū)分等級。
8.Brun-In 預燒測試： 利用高溫，加速可靠度不佳的IC，提早淘汰。
9.Sampling Test 取樣測試： 品管人員，取樣抽測，如有不良品由品保工程分析，并追蹤制程上缺失。
?10.Shipment 出貨： 正式上市販賣。
?
總結
- 上一篇： 基于ijkplayer的视频播放器，仿B
- 下一篇： 水ME811发彩信