1、如何盡可能的達到 EMC 要求，又不致造成太大的成本壓力？
PCB 板上會因 EMC 而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了 ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過 EMC的要求。以下僅就 PCB 板的設計技巧提供幾個降低電路產生的電磁輻射效應。
盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。
注意高頻器件擺放的位置，不要太靠近對外的連接器。
注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。
在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。
對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到 chassis ground。
可適當運用 ground guard/shunt traces 在一些特別高速的信號旁。但要注意 guard/shunt traces 對走線特性阻抗的影響。
電源層比地層內縮 20H，H 為電源層與地層之間的距離。

2、當一塊 PCB 板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？
將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。

3、另一種作法是在確保數/模分開布局，且數/模信號走線相互不交叉的情況下，整個 PCB板地不做分割，數/模地都連到這個地平面上。道理何在？
數模信號走線不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(return current path)會盡量沿著走線的下方附近的地流回數字信號的源頭，若數模信號走線交叉，則返回電流所產生的噪聲便會出現在模擬電路區域內。

4、在高速 PCB 設計原理圖設計時，如何考慮阻抗匹配問題？
在設計高速 PCB 電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的**而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。

5、哪里能提供比較準確的 IBIS 模型庫？
IBIS 模型的準確性直接影響到仿真的結果。基本上 IBIS 可看成是實際芯片 I/O buffer 等效電路的電氣特性數據，一般可由 SPICE 模型轉換而得 (亦可采用測量， 但**較多)，而 SPICE 的數據與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其 SPICE 的數據是不同的，進而轉換后的 IBIS 模型內之數據也會隨之而異。也就是說，如果用了 A 廠商的器件，只有他們有能力提供他們器件準確模型數據，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的 IBIS 不準確，只能不斷要求該廠商改進才是根本解決之道。

6、在高速 PCB 設計時，設計者應該從那些方面去考慮 EMC、EMI 的規則呢？
一般 EMI/EMC 設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC 設計必須一開始布局時就要考慮到器件的位置, PCB 疊層的安排, 重要聯機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會事倍功半, 增加成本. 例如時鐘產生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當的選擇PCB 與外殼的接地點(chassis ground)。

7、如何選擇 EDA 工具？
目前的 pcb 設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能 1.3.4 可以選擇 PADS或 Cadence 性能價格比都不錯。 PLD 的設計的初學者可以采用 PLD 芯片廠家提供的集成環境，在做到百萬門以上的設計時可以選用單點工具。

8、請推薦一種適合于高速信號處理和傳輸的 EDA 軟件。
常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往占據了 70%的應用場合。在做高速電路設計，模擬和數字混合電路，采用 Cadence 的解決方案應該屬于性能價格比較好的軟件，當然 Mentor 的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優秀的。（大唐電信技術專家 王升）

轉載于:https://blog.51cto.com/14355585/2408323

總結

以上是生活随笔為你收集整理的PCB设计中的问题整理的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。