目 錄

人工智能計(jì)算加速器產(chǎn)品系列的相關(guān)布局

FPGA開發(fā)的痛點(diǎn)與潛在方案

結(jié)語

在《FPGA加速驅(qū)動新時代的數(shù)據(jù)洪流，上篇》中，老石介紹了英特爾應(yīng)對大數(shù)據(jù)時代的整體戰(zhàn)略布局，特別是基于FPGA的各類智能網(wǎng)卡和網(wǎng)絡(luò)解決方案。在本篇中，老石會繼續(xù)介紹英特爾FPGA在人工智能和其他熱點(diǎn)領(lǐng)域的布局和大動作，以及總結(jié)梳理一些FPGA開發(fā)會遇到的痛點(diǎn)和潛在的解決方案。

1

人工智能計(jì)算加速器產(chǎn)品系列的相關(guān)布局

在本次數(shù)據(jù)中心創(chuàng)新峰會上，英特爾宣布了Xeon處理器的詳細(xì)路線圖，即基于英特爾14nm工藝的Cascade Lake(2018年底出貨)，基于14nm工藝的Cooper Lake(2019年出貨)，以及基于10nm工藝的Ice Lake(2020年出貨)。

這三款Xeon處理器都在內(nèi)部集成了對深度學(xué)習(xí)加速器的原生支持，從而更好的針對人工智能應(yīng)用進(jìn)行計(jì)算和加速。除此之外，英特爾還展示了“泛數(shù)據(jù)中心”業(yè)務(wù)群中針對人工智能應(yīng)用的全棧芯片產(chǎn)品組合。

在人工智能的計(jì)算和加速領(lǐng)域，FPGA也被廣泛用作硬件加速模塊來使用，并被部署于數(shù)據(jù)中心本身以及很多邊緣計(jì)算的場合。

對于FPGA在數(shù)據(jù)中心領(lǐng)域的應(yīng)用，最有名的例子就是微軟在其數(shù)據(jù)中心對FPGA使用進(jìn)行的一系列針對人工智能計(jì)算的開創(chuàng)性的探索。

例如，微軟在它最新公布的“腦波項(xiàng)目(Project Brainwave)”中，使用了英特爾FPGA，構(gòu)建了實(shí)時深度學(xué)習(xí)平臺。它利用了FPGA的低延時、高并行、低功耗的特點(diǎn)，實(shí)現(xiàn)了對Bing搜索服務(wù)、微軟Azure云平臺等多項(xiàng)業(yè)務(wù)的跨越式加速。關(guān)于微軟的FPGA項(xiàng)目已有很多文章進(jìn)行介紹，本文不再展開。

另外，英特爾于2017年發(fā)布了用于Xeon服務(wù)器的新一代標(biāo)準(zhǔn)化的“可編程加速卡(Programmable Acceleration Cards – PACs)”，以及配套的加速棧開發(fā)軟件和用戶接口，如下圖所示，并已經(jīng)得到了包括戴爾、富士通、浪潮等服務(wù)器大廠的采用和配套支持。這款加速卡可以使用戶在多個領(lǐng)域進(jìn)行定制計(jì)算加速，包括人工智能、大數(shù)據(jù)、高性能計(jì)算等。

FPGA的應(yīng)用也逐步擴(kuò)展到網(wǎng)絡(luò)邊緣和端點(diǎn)，例如智能安防、視頻采集和處理、自動駕駛和機(jī)器人等等，直接在數(shù)據(jù)來源進(jìn)行計(jì)算加速，并進(jìn)行人工智能模型的推斷和處理，見下圖。

邊緣計(jì)算+人工智能通常是國內(nèi)外初創(chuàng)企業(yè)切入市場的主要領(lǐng)域。這一方面是由于數(shù)據(jù)中心市場太過龐大，因此被巨頭牢牢把持難以進(jìn)入，另一方面也是由于在這個領(lǐng)域更容易通過創(chuàng)新的算法和方案獲得一席之地。

我國的兩個主要代表企業(yè)就是地平線和深鑒科技。其中，前者已獲得英特爾領(lǐng)投的A+輪近一億美元投資，并通過此次投資將FPGA 事業(yè)部負(fù)責(zé)人Dan McNamara安排加入了地平線的董事會；而后者已在A+輪融資后被另一個FPGA大廠Xilinx全資收購。由此，可以十分清晰的看到FPGA公司對邊緣計(jì)算和人工智能領(lǐng)域的積極布局。

2

FPGA開發(fā)的痛點(diǎn)與潛在方案

至此可以看到，英特爾已經(jīng)在泛數(shù)據(jù)中心領(lǐng)域開展了全面的布局和規(guī)劃。其中，FPGA在驅(qū)動大數(shù)據(jù)傳輸和計(jì)算這兩個關(guān)鍵領(lǐng)域均扮演著重要角色，并且覆蓋了從云端到網(wǎng)絡(luò)邊緣的各個部分。

然而，盡管FPGA被某些國內(nèi)媒體熱捧為“萬能芯片”，真正的實(shí)現(xiàn)對FPGA的廣泛使用還是存在很多難點(diǎn)亟待克服。

第一，學(xué)界和業(yè)界仍然沒有開創(chuàng)性的方法簡化FPGA的開發(fā)，這可以說是現(xiàn)階段制約FPGA廣泛使用的最大障礙。

與CPU或GPU成熟的編程模型和豐富的工具鏈相比，高性能的FPGA設(shè)計(jì)仍然大部分依靠硬件工程師編寫RTL模型實(shí)現(xiàn)。RTL語言的抽象度很低，往往是對硬件電路進(jìn)行直接描述，這樣一方面需要工程師擁有很高的硬件專業(yè)知識，另一方面在開發(fā)復(fù)雜的算法時會有更久的迭代周期。因此，FPGA標(biāo)榜的可編程能力與其復(fù)雜的編程模型之間，形成了鮮明的矛盾。

近五到十年來，高層次綜合(High Level Synthesis - HLS)一直是FPGA學(xué)術(shù)界研究的熱點(diǎn)，其重點(diǎn)就是希望設(shè)計(jì)更加高層次的編程模型和工具，利用現(xiàn)有的編程語言比如C、C++等，對FPGA進(jìn)行設(shè)計(jì)開發(fā)。在這期間有趣的成果層出不窮，其中有代表性的HLS初創(chuàng)公司有多倫多大學(xué)Jason Anderson教授及其學(xué)生創(chuàng)辦的LegUp Computing，以及UCLA叢京生教授創(chuàng)辦的Falcon Computing等(見下圖)。

在工業(yè)界，兩大FPGA公司都選擇支持基于OpenCL的FPGA高層次開發(fā)，并分別發(fā)布了自己的API和SDK等開發(fā)工具。這在一定程度上降低了FPGA的開發(fā)難度，使得C語言程序員可以嘗試在FPGA平臺上進(jìn)行算法開發(fā)，特別是針對人工智能的相關(guān)應(yīng)用。

盡管如此，程序員仍然需要懂得基本的FPGA體系結(jié)構(gòu)和設(shè)計(jì)約束，這樣才能寫出更加高效的OpenCL模型。另外，基于OpenCL的FPGA設(shè)計(jì)移植性不是很好，且嚴(yán)重基于廠商提供的開發(fā)工具和底層模塊的性能，調(diào)試起來也不甚便利。

在數(shù)據(jù)中心網(wǎng)絡(luò)應(yīng)用領(lǐng)域，兩大FPGA公司也開始支持名為P4的網(wǎng)絡(luò)編程語言。P4語言大約于2014年由斯坦福大學(xué)的Nick McKeown教授提出，主要用來描述網(wǎng)絡(luò)交換、路由選擇和數(shù)據(jù)包處理規(guī)則，非常適合數(shù)據(jù)中心里高速網(wǎng)絡(luò)通信的應(yīng)用場景。關(guān)于P4的具體內(nèi)容在本文中不再展開，其內(nèi)容值得再寫一篇文章詳細(xì)探討。其實(shí)相比全通用的HLS設(shè)計(jì)而言，類似于P4的針對某類特定應(yīng)用的HLS工具或許有更大和更快的發(fā)展前景。

類似的還有英特爾最新發(fā)布的OpenVINO(Open Visual Inference & Neural Network Optimization - 開放的視覺推理和神經(jīng)網(wǎng)絡(luò)優(yōu)化)開發(fā)套件。

顧名思義，OpenVINO專為計(jì)算機(jī)視覺和深度學(xué)習(xí)在邊緣計(jì)算的應(yīng)用場景進(jìn)行優(yōu)化，其最大特點(diǎn)是支持英特爾的全棧視覺加速方案，包括CPU、GPU、FPGA以及Movidius VPU等，并支持多種深度學(xué)習(xí)框架。其中，在FPGA上使用OpenVINO進(jìn)行開發(fā)，可以取得高達(dá)19倍的性能提升，如下圖所示。

第二，FPGA并非適用于各種應(yīng)用場景。特別是對于一些邊緣計(jì)算和嵌入式應(yīng)用，它們對價格、功耗、性能以及可靠性的統(tǒng)籌要求很高，其中往往價格會是主要的考慮因素。這樣基于FPGA的方案相比于GPU、SoC或者ASIC的方案并沒有很大的優(yōu)勢，這是由于FPGA并非針對某一特殊應(yīng)用場景而設(shè)計(jì)優(yōu)化。

為了解決這個問題，英特爾近日收購了“結(jié)構(gòu)化ASIC”設(shè)計(jì)公司eASIC，并計(jì)劃將其整合到公司的FPGA事業(yè)部中。結(jié)構(gòu)化ASIC設(shè)計(jì)可以看成是FPGA與ASIC的折中，見下圖。

結(jié)構(gòu)化ASIC的主要特點(diǎn)有以下兩點(diǎn)：

通過犧牲FPGA的一部分可編程性，換取低功耗、低成本和高性能；

通過犧牲ASIC對設(shè)計(jì)和布局的深入優(yōu)化，換取更快的設(shè)計(jì)流片時間。

由此可見，對于很多對成本和功耗敏感的應(yīng)用場景，這種結(jié)構(gòu)化ASIC的設(shè)計(jì)方法有著很強(qiáng)的競爭力。

有需要購買Xilinx altera TI ADI品牌器件的朋友，請聯(lián)系VX293580331 原裝正品 終身質(zhì)保 價格最低!歡迎咨詢與推薦！

3

結(jié)語

本文總結(jié)了在英特爾“以數(shù)據(jù)為中心(Data-Centric)”的創(chuàng)新峰會上發(fā)布的和FPGA相關(guān)的主要技術(shù)內(nèi)容，并由此延伸探討了FPGA在人工智能和大數(shù)據(jù)時代的機(jī)遇和挑戰(zhàn)。

可以說，如今FPGA在泛數(shù)據(jù)中心應(yīng)用領(lǐng)域再次煥發(fā)新生，各種全新機(jī)遇接踵而至。同時我們看到，機(jī)遇往往伴隨著挑戰(zhàn)，只有勇于應(yīng)對挑戰(zhàn)，才能在新的時代不斷前進(jìn)。

創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎勵來咯，堅(jiān)持創(chuàng)作打卡瓜分現(xiàn)金大獎

總結(jié)

以上是生活随笔為你收集整理的编程加速服务器_FPGA加速驱动新时代的数据洪流，下篇的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。