AC耦合電容，也叫DC blocking隔直電容，在幾乎所有的高速串行鏈路中，都可以看到它的身影，它的主要作用是去掉信號中的直流偏置分量，同時讓高頻分量可以順利通過，類似于一個高寬帶的濾波器。

由于電容的焊盤通常都要比傳輸線的寬度要細，在電容這里會形成一個阻抗偏低點，提升這個阻抗，是電容仿真優化的重點。

為了減小阻抗失配，會選用封裝比較小的電容，目前高速PCB中，0201和01005封裝的電容用的比較多，一般都是MLCC（Multi-layer Ceramic Capacitor ）多層陶瓷電容，因為使用的是多層電極疊加結構，高頻時電感非常低，具有非常低的等效串聯電阻，損耗小。

MLCC電容結構參考圖一：兩邊是用來焊接的大電極，鍍鎳，鍍錫，中間的陶瓷介質是鈦酸鋇，中間包裹著相互交錯疊加的電極薄片，容值大小不同，電極的數量就不同。圖二是0201封裝電容尺寸，從村田官網截的圖。

圖一、陶瓷電容結構示意圖圖一、陶瓷電容結構示意圖

圖二、0201電容封裝尺寸

AC耦合電容仿真，如果能拿到具體的MLCC模型最好不過了，但是像陶瓷的介電常數、內部電極數量這些參數對廠家來說都是機密，一般人是沒法拿到這些數據的，就算有這些尺寸，因為內部電極的厚度不過1~3um，這種薄片在HFSS中仿真，會劃分非常多的網格數，耗費很多的CPU和內存資源，仿真時間很長，因此MLCC模型不太適合直接用來仿真。

當然，這也并非絕對，samtec的大神就發表了關于用MLCC陶瓷電容仿真56Gbps和112Gbps PAM4的論文，有興趣的可以去了解下文末的參考資料，但是對普通的仿真者來講，技術難度還是比較大，圖三是我根據論文建立的MLCC模型，因為仿真出來的SDD21曲線有很多諧振，就不過多分享了，畢竟結果不正確。

圖三、真實的MLCC陶瓷電容仿真模型

既然利用真實的MLCC模型仿真行不通，那么就得找到一些相對簡單的模型來進行電容阻抗的優化。基于此模型，仿真出來的阻抗（TDR）應該與測試的TDR很接近，不然仿真模型也沒有意義，凡是與測試結果差異很大的模型都無效，必須通過多次校準來完善模型。我自己建立的電容模型有6種，分別為：

• 第一、type A——就是一個金屬塊模型，見圖四，它不是標準的0201封裝尺寸，這個模型是我校準過的模型，近期的一些測試發現它的精度還不夠，要繼續完善；

圖四、校準過的金屬block電容模型

• 第二、type B——是一個標準0201封裝尺寸的金屬塊模型，中間的block尺寸可調，需要基于實測TDR，見圖五；

圖五、0201封裝尺寸金屬block電容模型

• 第三、type C——這個模型是HFSS help提到的一種，保留電容兩邊的金屬電極，中間加了一個0.1uF電容邊界條件，見圖六;

圖六、金屬電極加RLC邊界電容模型

• type E/F——這是很多人常用的電容模型，用一個RLC boundary或者perfect E直接替代電容，見圖七;

圖七、常見RLC或者perfect E電容模型

• type D——就是真實的MLCC電容模型，參考圖三，因為仿真結果不對，僅分享下圖片;

以上6種模型，除type D還有錯誤不參與比較外，哪一種模型跟實際的模型會更接近，或者說用它仿真得到的結果更準確？我們不能主觀上判定哪一個更準，需要基于嚴格的仿真或者測試數據。

上面的幾個模型，使用HFSS進行仿真，求解方式為drivern terminal，插值法寬帶掃描并且使用的wave port的deembedding，求解頻率設置為DC~75GHz，對應信號的上升沿時間為15ps。

對比使用不同電容模型時的TDR曲線，其中尖峰前后兩段較平坦的曲線為差分對的阻抗，尖峰為電容阻抗，從圖八可以看出，同樣的傳輸結構，使用不同的電容模型，仿真出來的阻抗差異還是很大的，Type A和Type B兩種模型仿真出來的阻抗更接近，而使用邊界條件的模型，阻抗要比純金屬的模型阻抗大5ohm左右。

圖八、不同電容模型TDR比較

再來看通道的插損insertion loss，也就是SDD21的差異，請看圖九，當頻率小于12.5GHz，可以認為模型間基本沒差別，因此低速信號的仿真（<10Gbps），這幾種模型都是可以使用的，但是到了高頻尤其是20GHz以后，性能的差別就出來了，還是校準過的模型type A損耗最小,其次是type B，使用邊界條件的模型損耗偏大，這跟電容這里的阻抗偏高（106ohm）有關系。

圖九、不同電容模型是插損比較

上面的仿真數據對比說明，使用不同的電容模型，當頻率（>20GHz)高了以后，性能差異還是很大的。低速率時代（<10Gbps），使用任何一種模型都沒問題，當速率高了以后，就不建議直接使用邊界條件電容模型，因為它們不會呈現導體加厚后的寄生電容效應，以及電容本身與GND的電容效應，此時建議使用type A和Type B這兩種模型，對應的金屬block尺寸要經過嚴格的測試校準。

因此你需要做一些測試板，參考圖十，對比電容有無隔層參考，以及隔層參考時不同GND cutout尺寸時的仿真與測試阻抗的對比，如此反復幾次，就可以得到一個比較精確的電容模型，后面所有的電容仿真，你可以直接調用此模型。

圖十、參考校準板模型

圖十一和十二是仿真和實測電容阻抗的對比值，當兩者差異較小時，此時對應的電容模型，即可作為你的基礎仿真模型之一，隨用隨調。

圖十一、測試TDR曲線

圖十二、仿真與測試TDR阻抗對比

以上就是今天分享的AC耦合電容仿真的一些細節，當速率高于25Gbps及以上時，應盡量避免使用邊界條件電容模型，要用自己校準過的金屬block電容模型，當然電容還有其他細節要注意的比如：回流孔的位置擺放、電容位置擺放是靠近發射芯片好還是靠近接收芯片好、以及電容位置擺放對串擾的影響等，這些就留著以后有機會再講。

參考資料：
“Embedded DC Blocking Capacitors in Connectors - Study of Impacts on PCB Design and High Speed Serial Link Performance”

作者：蕭隱君，仿真秀專欄作者

聲明：原創文章，首發仿真秀公眾號（ID:fangzhenxiu2018），部分圖片源自網絡，如有不當請聯系我們，歡迎分享，禁止私自轉載，轉載請聯系我們。

總結

以上是生活随笔為你收集整理的simulink和psim仿真结果不同_在HFSS进行AC耦合电容仿真优化怎么做？的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。