1.1 DSP技術(shù)概念

**DSP技術(shù)：**將通用的或?qū)Ｓ玫腄SP處理器用于完成數(shù)字信號(hào)處理的方法和技術(shù)。

DSP完成數(shù)字信號(hào)處理(即實(shí)時(shí)DSP系統(tǒng)實(shí)現(xiàn)框圖)的簡單過程如下圖所示：

1.2 數(shù)字信號(hào)處理的優(yōu)勢(shì)

• 可控性強(qiáng)：
  通過改變程序使微處理器實(shí)現(xiàn)不同的功能，比如下表：

eg功能

數(shù)字濾波器	通過改變程序中的系數(shù)來實(shí)現(xiàn)低通、高通、帶通等不同的濾波任務(wù)以及性能
軟件無線電技術(shù)	在一個(gè)統(tǒng)一的以高性能DSP處理器為核心的硬件平臺(tái)上，加載不同的程序來實(shí)現(xiàn)不同工作模式的電臺(tái)通信
虛擬儀器技術(shù)	是以在同一硬件平臺(tái)上獲取外部采樣信號(hào)，編寫不同的軟件來實(shí)現(xiàn)傳統(tǒng)儀器的測量任務(wù)，甚至更為復(fù)雜的信號(hào)運(yùn)算、信號(hào)產(chǎn)生等功能

• 穩(wěn)定性高
  較模擬系統(tǒng)，數(shù)字系統(tǒng)受時(shí)間和環(huán)境的影響小的多；數(shù)字制造采用大規(guī)模集成電路，其故障率遠(yuǎn)比采用分立元件構(gòu)成的模擬系統(tǒng)的低。

• 精度高

• 抗干擾性能強(qiáng)

• 實(shí)現(xiàn)自適應(yīng)算法
  強(qiáng)調(diào)系統(tǒng)的自我學(xué)習(xí)能力：eg：神經(jīng)網(wǎng)絡(luò)、遺傳算法

• 數(shù)據(jù)壓縮
  目的：減小傳輸帶寬
  模擬信號(hào)：帶限濾波，失真
  數(shù)字信號(hào)：壓縮數(shù)據(jù)，幾乎無失真

• 大規(guī)模集成
  系統(tǒng)的一致性、可靠性顯著提高；系統(tǒng)功耗、體積日益減小

模擬信號(hào)處理不可替代：

• 自然界的信號(hào)絕大多數(shù)都是模擬信號(hào)
• 模擬信號(hào)處理系統(tǒng)從根本上說是實(shí)時(shí)的
• 射頻（RF）信號(hào)的處理要由模擬系統(tǒng)來完成

1.4 實(shí)時(shí)數(shù)字信號(hào)處理概念

實(shí)時(shí)指的是系統(tǒng)必須在有限的時(shí)間內(nèi)完成外部輸入信號(hào)的指定處理，即信號(hào)處理速度必須大于等于輸入信號(hào)更新的速度，而且從信號(hào)輸入到處理后輸出的延遲必須足夠的小。

實(shí)時(shí)取決因素：

運(yùn)算量：數(shù)據(jù)率、算法復(fù)雜度

芯片速度

eg：
（1）音頻信號(hào)：采樣時(shí)鐘44.1KHz，字長16bit，則數(shù)據(jù)率88.2KBps，實(shí)時(shí)處理速度至少為88.2KBps
（2）視頻信號(hào)：一幀畫面512×512點(diǎn)陣，每個(gè)像素點(diǎn)用16個(gè)色階表示，當(dāng)傳輸速率為30幀/秒時(shí)，則數(shù)據(jù)率15MBps，實(shí)時(shí)處理速度至少為15MBps

結(jié)論：對(duì)實(shí)時(shí)信號(hào)處理速度的要求與原始模擬信號(hào)帶寬以及數(shù)據(jù)格式（字長、維數(shù)）、算法復(fù)雜程度等因素是密切相關(guān)的。

1.5 實(shí)時(shí)DSP系統(tǒng)組成

實(shí)時(shí)DSP系統(tǒng)實(shí)現(xiàn)框圖如圖所示：

其中DSP子系統(tǒng)是整個(gè)系統(tǒng)的核心。

DSP子系統(tǒng)實(shí)現(xiàn)方式：

• 通用微計(jì)算機(jī)
  利用統(tǒng)一的平臺(tái)，編寫軟件，實(shí)現(xiàn)不同的功能。這種方法缺點(diǎn)是速度太慢，不能用于實(shí)時(shí)系統(tǒng)，只能用于仿真研究。
• 加速處理模塊
  在通用微機(jī)內(nèi)部加入專用的加速處理模塊，微機(jī)作為系統(tǒng)控制使用。缺點(diǎn)是不適合嵌入式應(yīng)用。
• 單片機(jī)
  單片機(jī)采用的是馮?諾依曼總線結(jié)構(gòu)，用它構(gòu)成的系統(tǒng)比較復(fù)雜，尤其是乘法運(yùn)算速度慢，在運(yùn)算量大的實(shí)時(shí)控制系統(tǒng)中很難有所作為。
• 專用DSP芯片
  專用DSP芯片可用于FFT、FIR、卷積、相關(guān)等高速運(yùn)算。一般速度較快，但是靈活性較差，而且開發(fā)工具不完善。
• 可編程FPGA器件
  利用VHDL或是VerilogHDL硬件開發(fā)語言，通過軟件編程來改變FPGA內(nèi)部門陣列結(jié)構(gòu)，最終用硬件實(shí)現(xiàn)特定數(shù)字信號(hào)處理算法。這種實(shí)現(xiàn)方法具有通用性、并行性，一般作為DSP芯片的協(xié)處理器。
• 通用可編程DSP芯片
  通用可編程DSP芯片有著更適合于數(shù)字信號(hào)處理的硬件特點(diǎn)和指令系統(tǒng)，而且其性價(jià)比隨著微電子的發(fā)展不斷提高，非常適合實(shí)現(xiàn)性要求高的應(yīng)用領(lǐng)域。

通用DSPs構(gòu)成的子系統(tǒng)：

其中前向通道：

后向通道：

DSP系統(tǒng)典型數(shù)據(jù)處理方式：

• 數(shù)據(jù)流處理
  數(shù)據(jù)是在一個(gè)輸入樣本到達(dá)后，就立即開始進(jìn)行與該樣本有關(guān)的運(yùn)算，并在下一個(gè)樣本到達(dá)之前完成。這種在下一個(gè)樣本輸入之前完成上一個(gè)樣本處理的方法稱為數(shù)據(jù)流處理方式。例如數(shù)字FIR濾波。
  特點(diǎn)：每接收一個(gè)樣本，就做一次新的運(yùn)算。輸入樣本周期與輸出樣本周期保持一致。
  優(yōu)點(diǎn)：其結(jié)果是隨時(shí)更新的。輸出樣本和其影響的輸出結(jié)果之間的時(shí)延達(dá)到理論的最小值。
  缺點(diǎn)：要求處理器的速度必須足夠高，能在下一個(gè)樣本到達(dá)之前完成所有計(jì)算。
• 塊處理
  首先將輸入樣本存放到存儲(chǔ)器中，當(dāng)L個(gè)輸入樣本都到達(dá)以后，才開始處理。這種同時(shí)處理多個(gè)樣本的方法稱為塊處理技術(shù)，也叫幀處理。在塊處理技術(shù)中，輸入樣本按組存儲(chǔ)，當(dāng)有足夠多的樣本到達(dá)后，開始處理這個(gè)樣本塊。主要應(yīng)用在輸出采樣率小于輸入采樣率(采用間隔T)的場合，其計(jì)算時(shí)間限制在LT以內(nèi)。譬如傅里葉變換運(yùn)算。
  優(yōu)點(diǎn)：減少頻繁讀寫存儲(chǔ)器所帶來的額外開銷，獲得較高處理效率；可以使用較低速度的處理器。
  缺點(diǎn)：時(shí)延以及足夠的存儲(chǔ)空間。
• 矢量處理
  同時(shí)處理多路輸入/輸出信號(hào)的方法，稱為矢量處理技術(shù)。
  通常情況下，矢量處理用來計(jì)算兩個(gè)信號(hào)之間的相關(guān)程度。

1.7 DSPs芯片特點(diǎn)

• 算術(shù)單元

硬件乘法器
硬件乘法器大大減少了乘法指令的運(yùn)算時(shí)間，提高了DSP芯片在完成數(shù)字信號(hào)算法的運(yùn)算性能。
硬件乘法器是DSPs區(qū)別早期通用微處理器的一個(gè)重要標(biāo)志。

多功能單元
DSP芯片內(nèi)部設(shè)置了多個(gè)并行操作的功能單元(ALU，乘法器和地址生成器)，為進(jìn)一步提高運(yùn)算速度。
多功能單元使DSP在單位時(shí)間內(nèi)完成更多的操作，提高了程序執(zhí)行速度。

• 總線結(jié)構(gòu)

類型結(jié)構(gòu)特點(diǎn)

通用微處理器CPU	馮?諾依曼總線結(jié)構(gòu)	數(shù)據(jù)、程序 空間共享/總線復(fù)用
數(shù)字信號(hào)處理芯片DSP	哈佛總線結(jié)構(gòu)	數(shù)據(jù)、程序 空間獨(dú)立/總線分離

• 流水技術(shù)
  流水技術(shù)是將各指令的各個(gè)步驟重疊起來執(zhí)行，即使得若干條指令的不同執(zhí)行階段可以處于同一時(shí)刻并行處理，這樣每一個(gè)階段稱作一個(gè)流水。
• 專用尋址單元
  DSPs通常都有支持地址計(jì)算的算術(shù)單元——地址產(chǎn)生器。地址產(chǎn)生器與ALU并行工作，地址的計(jì)算不再額外占用CPU時(shí)間。
  DSPs的地址產(chǎn)生器一般都支持直接尋址、間接尋址，完成地址的加減運(yùn)算，而且有些DSPs還能夠支持位反轉(zhuǎn)尋址(用于FFT計(jì)算)和循環(huán)尋址(用于FIR計(jì)算)。
• 片內(nèi)存儲(chǔ)器
  
• 豐富的外設(shè)

1.8 DSP處理器實(shí)現(xiàn)高速運(yùn)算途徑

• 硬件乘法器及乘加單元
  支持單周期的乘法指令、單周期的乘－加操作(MAC)
• 多個(gè)執(zhí)行單元
  片內(nèi)多個(gè)獨(dú)立單元并行執(zhí)行
• 高效的存儲(chǔ)器訪問

存儲(chǔ)器帶寬大，支持多操作數(shù)訪問

特殊尋址模式，地址修改靈活

• 數(shù)據(jù)格式
  定點(diǎn)芯片、浮點(diǎn)芯片
• 零開銷循環(huán)
  支持高效的循環(huán)操作，在無須花費(fèi)任何時(shí)鐘周期的情況下，實(shí)現(xiàn)FOR—NEXT循環(huán)。往往將這種特性稱為“零開銷循環(huán)”。
• 數(shù)據(jù)流的線性I/O
  為了達(dá)到高性能低成本的輸入和輸出，大多數(shù)DSP處理器都有一個(gè)或多個(gè)專門的串口或并口，并采用線性的處理機(jī)制，例如低開銷的中斷和DMA，使得數(shù)據(jù)的傳輸不影響或盡可能少地影響處理器計(jì)算單元的工作。
• 專門的指令集

最大限度使用處理器內(nèi)部基本硬件

程序所占存儲(chǔ)空間最小

1.9 DSP芯片性能指標(biāo)及選型依據(jù)

DSP評(píng)價(jià)方法：

• 傳統(tǒng)性能評(píng)價(jià)：

單位定義

MIPS	Millions of Instructions per Second百萬指令每秒
MOPS	Millions of Operations per Second百萬操作每秒
MFLOPS	Millions of Float Operations per Second百萬浮點(diǎn)操作每秒
MACS	Multiply-Accumulates per Second乘加次數(shù)每秒

• 完整應(yīng)用評(píng)價(jià)：
  優(yōu)點(diǎn)：
  可以完整的評(píng)估不同系列DSP芯片完成某一特定應(yīng)用任務(wù)的詳細(xì)性能指標(biāo)，包括執(zhí)行時(shí)間、存儲(chǔ)器使用、功耗等指標(biāo)。
  缺點(diǎn)：
  ? 真實(shí)的環(huán)境難以模擬，評(píng)價(jià)難以做到公平
  ? 難以確保不同DSP應(yīng)用軟件的最優(yōu)
  ? 評(píng)價(jià)更依賴于系統(tǒng)而非DSP本身
  ? 評(píng)價(jià)系統(tǒng)成本過高
• 核心算法評(píng)價(jià)：
  BDTI 提出了一種使用核心算法和應(yīng)用測試的方法。它是介于過于簡單的MIPS類指標(biāo)和過于復(fù)雜的完全基于應(yīng)用的指標(biāo)之間的方法。核心算法是構(gòu)成大多數(shù)信號(hào)處理系統(tǒng)的基本模塊，其中包括FFT、濾波器等。
  統(tǒng)計(jì)量：執(zhí)行時(shí)間、存儲(chǔ)器使用、能耗
  控制指標(biāo)的優(yōu)化則在于存儲(chǔ)器的使用。
  控制代碼的大小，基本上決定了片內(nèi)存儲(chǔ)器的大小，從而在很大程度上決定DSP處理器的成本。
  測量方式：軟件仿真周期技術(shù)(simulate)、基于硬件的應(yīng)用開發(fā)工具測量(emulate)。

選型依據(jù)：

• 速度
  運(yùn)算速度是DSP處理器一個(gè)最重要的性能指標(biāo)，也是選擇DSP處理器主要因素?？梢杂靡韵轮笜?biāo)來衡量：指令周期，MACS，FFT執(zhí)行時(shí)間，MIPS，MOPS，MFLOPS；
• 精度
  浮點(diǎn)與定點(diǎn)的選擇，字長的選擇
• 芯片資源
  片內(nèi)RAM，ROM，FLASH等儲(chǔ)存器的大小，可擴(kuò)展空間，總線接口，I/O接口，外設(shè)資源：比如定時(shí)器，DMA，串口，PCI接口，CAN總線接口，網(wǎng)絡(luò)接口，硬件譯碼器，PWM產(chǎn)生器，AD，HPI接口等等。
• 開發(fā)工具
  開發(fā)工具是否完備，開發(fā)環(huán)境功能是否強(qiáng)大，開發(fā)界面是否友好，是否有現(xiàn)成的庫函數(shù)。
• 支持多處理器
  雷達(dá)和聲納等高數(shù)據(jù)率和大運(yùn)算量的應(yīng)用系統(tǒng)，往往需要使用多個(gè)DSP處理器。多處理器之間的連接是否容易(處理器之間通信電路時(shí)間以及成本)和連接性能成為主要因素。
• 功耗與電源管理
  工作電壓，休眠與待機(jī)模式，外設(shè)電源控制
• 成本
  封裝形式、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等等

總結(jié)

以上是生活随笔為你收集整理的DSP应用技术（第一章）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。