1、本課程的講授目標(biāo)：了解一種新技術(shù)EDA；掌握一種設(shè)計工具(器件：Altera FPGA軟件：Quartus II)；掌握一種語言Verilog HDL。

2、使用Quartus II進行邏輯設(shè)計，常用的設(shè)計思想的輸入方式有：原理圖、HDL 等。

3、高級語言C程序經(jīng)過軟件程序編譯器形成cpu指令/數(shù)據(jù)代碼流；Verilog HDL程序經(jīng)過綜合器形成電路網(wǎng)表文件

4、CPLD是在PAL，GAL等類型器件的基礎(chǔ)上發(fā)展起來的與或陣列型PLD器件，大多數(shù)FPGA采用了查找表結(jié)構(gòu)，其物理結(jié)構(gòu)是靜態(tài)存儲器SRAM.。

5、JTAG邊界掃描技術(shù)用于對高密度、引腳密集的器件和系統(tǒng)進行測試，如：CPU，DSP，ARM，PLD 等。同時，JTAG接口也被賦予了更多的功能：編程下載、在線邏輯分析。

6、使用Verilog HDL進行邏輯設(shè)計，變量的值有4種狀態(tài)：0、1、x、z；

7、定義邏輯功能的幾種基本方法：用assign持續(xù)賦值語句定義、用always過程塊定義、調(diào)用元件(元件例化)。

8、整數(shù)按如下方式書寫：+/-'即+/-'size 為對應(yīng)二進制數(shù)的寬度；base為進制；value是基于進制的數(shù)字序列。進制有如下4種表示形式：

二進制(b或B)、十進制(d或D或缺省)、十六進制(h或H)、八進制(o或O)

9、定義reg型標(biāo)量型變量：reg qout;//變量名qout

10、定義wire型向量：wire[7:0] databus；//databus的寬度是8位

11、在狀態(tài)機設(shè)計中使用一位熱碼定義5種狀態(tài)，并定義狀態(tài)變量：

parameter s0=5’b00001，s1=5’b 00010，s2=5’b 00100，s3=5’b 01000，s4=5’b 10000；

reg [4:0] state,next_state;

12、在狀態(tài)機設(shè)計中使用順序碼定義5種狀態(tài)，并定義狀態(tài)變量：

parameter s0=3’b 000，s1=3’b 001，s2=3’b 010，s3=3’b 011，s4=3’b 100；

reg [2:0] state,next_state;

總結(jié)

以上是生活随笔為你收集整理的e几个灯同时亮灭两次verilog_FPGA题及答案的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。