[原創]Quartus II? 實驗流程說明書

Abstract

本說明書詳細介紹了如何使用Quartus II進行建立工程、HDL文件輸入、編譯、仿真、引腳鎖定、配置FPGA等實驗流程。并且就學生在實驗過程中的一些常見問題給出詳細的解決方法。

1 建立工程

（1）首先打開 Quartus II 開發平臺（筆者此處使用的是 Quartus II 9.1 版本），如圖1-1所示。

圖1-1 Quartus II 窗口

（2）新建工程，點擊File，在彈出菜單中選擇 New Project Wizard…，如圖1-2所示。

圖1-2 新建工程

（3）隨后彈出新建工程引導窗口，如圖1-3所示。根據提示填寫工程目錄（工程目錄路徑中不能包含中文，不能建立在桌面上）和工程名（以英文字母開頭），第三欄默認與工程名相同即可。隨后點擊NEXT。

（4）隨后進入添加文件窗口，如圖1-4所示。在此處可將已經編寫好的文件添加入新建的工程中，也可以略過，在工程建立好以后另行添加。添加完畢后點擊NEXT。

（5）在如圖1-5所示的器件選擇窗口中，選擇與開發板上芯片型號對應的器件。選擇完畢后點擊NEXT。

（6）進入第三方EDA工具選擇窗口，如圖1-6所示，在此可以選擇使用第三方的EDA工具，如一些布局布線、綜合、仿真軟件。實驗中我們使用Quartus II軟件自帶的綜合、仿真軟件，故略過該步驟點擊NEXT。

（7）如圖1-7所示，這是工程概況窗口，在此處可以查看剛剛新建工程的一些基本信息。隨后點擊完成按鈕，完成工程的創建。

圖1-3 新建工程引導窗口???????????????? 圖1-4 添加文件窗口

圖1-5 器件選擇窗口???????????????????? 圖1-6? EDA工具選擇窗口?????

圖1-7 工程概況窗口

2 編譯工程

（1）首先 編寫HDL文件，點擊FILE--NEW選擇VHDL File如圖2-1所示?；驅⒁延蠬DL文件加入工程（此步驟可在新建工程時完成）。

（2）設置頂層文件，在Quartus II 軟件窗口的左上方的project navigator 窗口中點擊File選項卡，如圖2-1所示。在此進行設置頂層文件。

（3）對需要設置的文件點擊右鍵，選擇set as top-level entity，如圖2-3所示。

圖2-1 新建 VHDL文件?????????????????? 圖2-2? project navigator file 窗口

圖2-3 設置頂層文件

圖2-4 Quartus II 工具欄

圖2-5 Quartus II 編譯成功界面

（4）編譯工程，在Quartus II 的工具欄（如圖2-4所示）選擇紫色箭頭即編譯快捷鍵，進行編譯。編譯結束后，即可看到如圖2-5所示的編譯成功界面。

3 仿真

（1）首先使用功能仿真來檢查電路邏輯是否正確。在Assignment中選擇 settings…，如圖3-1所示。

圖3-1 settings

（2）在彈出的settings窗口中，在左側選擇simulation settings，在simulation mode中選擇Functional模式，如圖3-2所示。點擊確定返回。

??????????? 圖3-2 simulation settings窗口???????????????? 圖3-3 新建窗口

（3）新建仿真波形文件，點擊NEW，選擇新建Vector Waveform File，如圖3-3所示。

（4）在彈出窗口的左面空白區域雙擊鼠標左鍵，彈出Insert node or bus 窗口，如圖3-4所示。

（5）點擊Insert node or bus 窗口中的Node finder 按鈕，彈出Node finder 窗口，如圖3-5所示。

（6）點擊Node finder 窗口中的List按鈕，會彈出列有所有信號的窗口，如圖3-6所示。在該窗口中選出所需觀察的信號和需要添加激勵的信號。雙擊信號名，或者點擊“》》”按鈕。隨后點擊確定返回。

（7）隨后便可以對信號添加激勵，如圖3-7所示?？梢园凑针娐饭δ芴攸c添加適當激勵，以便檢查電路功能是否正確。

（8）在編輯完后保存波形文件，如圖3-8所示。注意若一個工程中存在多個波形激勵文件，需要在設置中指定當前仿真所用的波形文件，如圖3-9所示。

圖3-4 Insert node or bus

圖3-5 Node finder窗口

圖3-6 信號列表窗口

圖3-7 添加激勵信號

圖3-8 保存波形文件

圖3-9 指定當前仿真所用波形激勵文件

(9)以上準備就緒后，點擊Processing 選擇 Generate Functional Simulation Netlist 生成仿真網表，如圖3-10所示。

(10)隨后點擊 Start simulation 進行功能仿真，如圖3-11所示。

圖3-10 生成仿真網表

圖3-11 開始功能仿真

4 引腳鎖定

引腳鎖定即是告知綜合器，所生成的電路的輸入輸出應該與CPLD/FPGA芯片的哪個引腳相連接。

引腳鎖定的方式有手動鎖定和自動鎖定兩種，由于當工程中引腳數量眾多時，使用手動鎖定十分繁瑣，故推薦學習使用自動鎖定的方法。

自動引腳鎖定有三種方法，限于篇幅在此不一一介紹，下面重點介紹的是導入CSV文件的方式進行引腳鎖定。

（1）首先點擊Assignments 選擇Pins，打開pin planner界面，如圖4-1所示。

（2）若使用手動鎖定，則在此將窗口左側的信號拖動至右側芯片響應引腳上即可，或者在窗口下方雙擊信號的location欄來選擇響應引腳進行鎖定。

（3）點擊Assignments 選擇 Import Assignments…選項（如圖4-2所示）將CSV文件導入，完成引腳鎖定。 重新打開pin planner界面（如圖4-3）可以看到所有引腳已經被鎖定好了。

圖4-1? pin planner界面

圖4-2 選擇 Import Assignments…選項

（4）引腳鎖定完成后，需要重新進行全編譯。點擊編譯?？赡軙霈F類似如下錯誤提示：

Error: Can't place multiple pins assigned to pin location Pin_AD25 (IOC_X95_Y2_N1)

如圖4-4所示。 此時需要點擊Assignments打開device窗口，如圖4-5所示。點擊device and pin options 如圖4-6所示。在彈出的窗口中選擇Dual-purpose pins選項卡。將nCEO設置為普通IO口，如圖4-7所示。

（5）重新編譯無誤后，即可下載配置FPGA了。

圖4-3 引腳鎖定完成

圖 4-4 可能出現的錯誤

圖4-5 打開device窗口

圖4-6 點擊device and pin options按鈕

圖4-7 Dual-purpose pins窗口

5下載配置

（1）點擊Tools 選擇 programmer 打開下載器界面，如圖5-1,5-2所示。

圖5-1 選擇tools programmer

圖 5-2 下載器界面

（2）選擇hardware setup 進行硬件連接，如圖5-3所示。

（3）點擊Start 進行下載。

轉載于:https://www.cnblogs.com/wg2011/archive/2011/11/27/2265040.html

總結

以上是生活随笔為你收集整理的【原创】Quartus II 实验流程说明书的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。