日韩性视频-久久久蜜桃-www中文字幕-在线中文字幕av-亚洲欧美一区二区三区四区-撸久久-香蕉视频一区-久久无码精品丰满人妻-国产高潮av-激情福利社-日韩av网址大全-国产精品久久999-日本五十路在线-性欧美在线-久久99精品波多结衣一区-男女午夜免费视频-黑人极品ⅴideos精品欧美棵-人人妻人人澡人人爽精品欧美一区-日韩一区在线看-欧美a级在线免费观看

歡迎訪問 生活随笔!

生活随笔

當前位置: 首頁 > 编程资源 > 编程问答 >内容正文

编程问答

《逻辑与计算机设计基础(原书第5版)》——3.9 二进制加法器

發(fā)布時間:2024/9/21 编程问答 62 豆豆
生活随笔 收集整理的這篇文章主要介紹了 《逻辑与计算机设计基础(原书第5版)》——3.9 二进制加法器 小編覺得挺不錯的,現(xiàn)在分享給大家,幫大家做個參考.

3.9 二進制加法器

一個算術電路就是一個組合電路,它對二進制數(shù)或用二進制編碼表示的十進制數(shù)執(zhí)行加、減、乘、除運算。我們將采用層次、迭代的設計方法實現(xiàn)算術電路。首先從最底層開始,設計一個電路實現(xiàn)兩個一位二進制數(shù)相加。這個簡單的加法包含4個可能的基本操作:0+0=0,0+1=1,1+0=1,1+1=10。前三個運算產(chǎn)生的和只需要一位表示,但是當加數(shù)和被加數(shù)都等于1的時候,和就需要兩位表示。正因為如此,運算的結(jié)果需要兩位表示:進位與和。由兩位加法產(chǎn)生的進位將加到下一個高位的有效位中。實現(xiàn)兩位相加的組合電路稱為半加器(half adder)。實現(xiàn)三個位(兩個有效位和一個先前位產(chǎn)生的進位)相加的電路稱為全加器(full adder)。兩個半加器可以用來實現(xiàn)一個全加器,半加器和全加器的命名就是基于這個原因。在算術電路設計中,半加器和全加器是基本的算術模塊。
3.9.1 半加器
半加器是一個產(chǎn)生兩位二進制數(shù)的和的算術電路,這個電路有兩個輸入和兩個輸出。輸入變量是加數(shù)和被加數(shù),輸出變量是產(chǎn)生的和與進位。用X和Y表示兩個輸入,用S(和)和C(進位)表示輸出。半加器的真值表如表3-11所示。輸出C只有當兩個輸入都為1時才為1,輸出S表示和的最低有效位。從真值表可以很容易得到兩個輸出的布爾表達式:
S=XY+XY=XY
C=XY
如圖3-40所示,半加器可以用一個異或門和一個與門來實現(xiàn)。

3.9.2 全加器
全加器是實現(xiàn)三位數(shù)相加的組合邏輯電路。除了三個輸入,全加器還有兩個輸出。輸入變量中的兩個用X和Y表示,代表相加的兩個有效位,第三個輸入Z表示來自前一個低位產(chǎn)生的進位。兩個輸出是必不可少的,因為三位相加的和在0~3之間變化,而2和3需要兩位二進制數(shù)表示。同樣,兩個輸出用S(和)與C(進位)來表示。二進制變量S表示相加的和,C表示產(chǎn)生的進位輸出。全加器的真值表如表3-12所示。輸出值由三位輸入的算術和決定。當所有輸入都為0時,輸出均為0。當輸入僅有一個為1或三個全為1時,輸出S為1。當輸入有兩個或三個為1時,輸出C為1。圖3-41給出了全加器的兩個輸出的卡諾圖。兩個輸出的積之和的最簡表達式為:

全加器的兩級實現(xiàn)需要七個與門和兩個或門。但是,輸出S的卡諾圖可看作奇函數(shù),此類函數(shù)在2.6節(jié)中已討論過,輸出C的表達式可進一步處理包含X和Y的異或運算。全加器的布爾表達式用異或運算表示又可寫成:

3.9.3 二進制行波進位加法器
一個并行加法器是一個僅采用組合邏輯計算出兩個二進制數(shù)算術和的數(shù)字電路。并行加法器并行地連接n個全加器,所有的輸入位同時加載至全加器以產(chǎn)生和。
并行加法器中的所有全加器用級聯(lián)的方式連接在一起,一個全加器的進位輸出連接到下一個全加器的進位輸入。由于加法器最低有效位產(chǎn)生的進位1可能經(jīng)過多個全加器傳遞到最高有效位,就好像一個小卵石丟入池塘激起的波浪一樣,因此這種并行加法器又稱為行波進位加法器(ripple carry adder)。圖3-43給出了由4個全加器級聯(lián)形成的一個4位行波進位加法器。被加數(shù)A和加數(shù)B的下標從右至左依次遞增,下標0表示最低有效位。進位位將整個全加器鏈式地連接起來。并行加法器的進位輸入為C0,進位輸出為C4。一個n位的行波進位加法器需要n個全加器,每個進位輸出連接到下一個高位全加器的進位輸入。例如,考慮兩個二進制數(shù)A=1011與B=0011。它們的和S=1110,采用4位行波進位加法器的計算過程如下所示:

最低有效位的進位輸入置為0。每個全加器接收A和B的相應位和進位輸入,產(chǎn)生和S與進位輸出。每個全加器的進位輸出是下一個高位全加器的進位輸入,如灰線所示。

4位加法器是數(shù)字部件作為基本模塊實現(xiàn)系統(tǒng)的典型實例。它可用于包括算術運算在內(nèi)的許多應用領域。如果采用常規(guī)設計方法設計4位加法器,由于電路有9個輸入,則真值表有512行。而采用4個全加器的級聯(lián),可以簡單、直接地實現(xiàn)該電路,而不需要構(gòu)建512行的真值表。迭代電路和電路重用的魅力在此例中得到了詮釋。

總結(jié)

以上是生活随笔為你收集整理的《逻辑与计算机设计基础(原书第5版)》——3.9 二进制加法器的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯,歡迎將生活随笔推薦給好友。