FIFO是一種先進先出的電路，使用在需要產生數據接口的部分，用來存儲、緩沖在兩個一部時鐘之間的數據傳輸。在一部電路中，由于時鐘之間周期和相位完全獨立，因為數據丟失概率不為零。使用FIFO可以在兩個不同時鐘域系統之間快速而方便地傳輸實時數據。在網絡接口、圖像處理燈方面，FIFO得到廣泛的應用。 FIFO的設計難點：產生可靠的FIFO讀寫指針和生成FIFO“空”、“滿”狀態標識。 異步FIFO地址最好使用Gray計數器，這是因為，采用二進制數時又可能變化計數一次所有位都會有所變化，而Gray碼計數器就只是計數一次數據變化一次。
1、FIFO“空”/“滿”狀態 由于FIFO“空”/“滿”狀態都表明讀寫指針相等，所以必須要準確區分是空還是滿。 解決辦法是將FIFO地址空間按最高量為劃分成4個象限，每當讀寫地址相等時，通過對最高兩位譯碼以申城正空的空”/“滿”標志。 如果寫指針比讀指針之后一個象限，則表明FIFO接近滿。此時置標志位direction為1，并且鎖存其值。相應的等式為： wire dirset_n = ~(( wptr[N]^rptr[N-1]) & ~(wptr[N-1]^rptr[N]));

如果寫指針比讀指針超前一個象限，則表明FIFO為接近空狀態，如圖所示。此時置標志direction為0，并且鎖存其值。相應的等式為： wire dirclr_n = ~((~(wptr[n]^rptr[n-1]) & (wptr[n-1] ^ rptr[n])) | ~wrst_n; 2、FIFO模塊結構 （1）頂層模塊，對所有FIFO模塊進行封裝 （2）雙口RAM模塊，用于實現讀寫操作 （3）異步比較器，用于實現FIFO讀寫指針比較，并輸出狀態信號以生成正確的FIFO空滿標志 （4）FIFO寫指針與滿邏輯控制模塊，用于生成FIFO寫地址指針并且生成FIFO滿標志。 （5）FIFO讀指針與空邏輯控制模塊，用于生成FIFO讀地址指針并且生成FIFO空標志。
代碼如下:

總結

以上是生活随笔為你收集整理的FPGA学习之FIFO的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。