本篇文章講述FPGA設計思路與MCU/DSP的異同。前陣子博主繁雜事情較多，故一直沒有時間更新博客，言歸正傳，接下來開始描述：

?? 傳統的MCU/DSP基于軟件思維，軟件思維的特點基本上是串行，即便是用多核的DSP或者MCU進行數據的并行處理，在各個核內部運行的程序也是串行的。所謂的串行，舉個例子，比如說C語言：

??????????? for(i = 0; i < 50; i++)

????????????????? a[i] = i;

??????????? k = i/4;?

??? 該語句的執行順序基本上是這樣的：首先第一次進入for循環時，i被賦值為0，然后下一個指令周期（假設該CPU是N級流水線）跟50進行比較，小于50則進行a[0]=0，然后i自加1變成1，跟50進行再一次比較，小于則進行a[1]=1，否則則退出循環。。。如此反復，當退出for循環后，執行k = i/4，此時i=50。這是一種串行的思想。其次還有一個特點，即在設計程序解決實際問題時，設計者的思維集中于事件驅動，即當發生了某些事情（比如中斷，或者查詢某個變量）后進行相應的處理。

??? 而對于FPGA來說，則是一種硬件式的處理思維。對于每一條verilog/vhdl語言來說，經過綜合后就是一個實實在在的邏輯電路。舉個例子：

??? assign a = b&e;

??? assign c = d&f;

??? 這兩條語句并不是串行的關系，經過綜合后，將會形成兩個二輸入與門，其中一個與門的輸入是b和e，輸出是a， 另外一個與門的輸出是c，輸入是d和f。這兩條語句/兩個電路之間并沒有所謂的時間上串行的關系，兩者之間屬于獨立的兩個電路，都是在同一時間內一起對不同的激勵/輸入發生作用的。這也是為什么說FPGA是一種硬件的設計思想，盡管某些硬件描述語言(verilog)看起來很像C語言，其實是不一樣的一種設計思想。

總結

以上是生活随笔為你收集整理的FPGA与MCU，DSP（如C6000,C5000等）等设计思想的异同的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。