戳藍(lán)字“CSDN云計(jì)算”關(guān)注我們哦！

技術(shù)頭條：干貨、簡(jiǎn)潔、多維全面。更多云計(jì)算精華知識(shí)盡在眼前，get要點(diǎn)、solve難題，統(tǒng)統(tǒng)不在話下！

近日，美國(guó)eFPGA IP企業(yè)Achronix在京召開(kāi)產(chǎn)品發(fā)布會(huì)，推出了全新的Speedster7t FPGA系列產(chǎn)品。

據(jù)了解，該系列產(chǎn)品基于一種高度優(yōu)化的全新架構(gòu)，以其所具有的如同ASIC一樣的性能、可簡(jiǎn)化設(shè)計(jì)的FPGA靈活性和增強(qiáng)功能，超越傳統(tǒng)的FPGA解決方案。“Speedster7t代表了建立在四個(gè)架構(gòu)代系的硬件和軟件開(kāi)發(fā)基礎(chǔ)上的創(chuàng)新和積淀，是靈活的FPGA技術(shù)與ASIC核心效率的融合，提供了一個(gè)全新的‘FPGA+’芯片品類，可以將高性能技術(shù)的極限大大提升。”Achronix Semiconductor總裁兼首席執(zhí)行官Robert Blake表示。

Achronix Semiconductor總裁兼首席執(zhí)行官Robert Blake

此外，Speedster7t器件采用了TSMC的7nm FinFET工藝制造，專為接收來(lái)自多個(gè)高速來(lái)源的大量數(shù)據(jù)而設(shè)計(jì)，同時(shí)還需要將那些數(shù)據(jù)分發(fā)到可編程片上算法性和處理性單元中，以盡可能低的延遲來(lái)提供那些結(jié)果。其中，產(chǎn)品包括高帶寬GDDR6接口、400G以太網(wǎng)端口和PCI Express Gen5等接口，一切單元都互相連接以提供ASIC級(jí)帶寬，同時(shí)保留FPGA的完全可編程性。

更重要的一點(diǎn)，新發(fā)布的Speedster7t FPGA系列產(chǎn)品專為高帶寬數(shù)據(jù)加速和AI/ML而設(shè)計(jì)，具有一個(gè)革命性的全新二維片上網(wǎng)絡(luò)（2D NoC）以及一個(gè)高密度全新機(jī)器學(xué)習(xí)處理器（MLP）模塊陣列，以此高效提升運(yùn)算能力。

?下面就來(lái)迅速解碼下Speedster7t FPGA的幾大優(yōu)勢(shì)吧！?

首先是對(duì)計(jì)算性能的高度優(yōu)化。Speedster7t FPGA的核心是其全新機(jī)器學(xué)習(xí)處理器（MLP）中大規(guī)模的可編程計(jì)算單元平行陣列，它們可提供業(yè)界最高的、基于FPGA的計(jì)算密度。

MLP是高度可配置的、計(jì)算密集型的單元模塊，可支持4到24位的整點(diǎn)格式和高效的浮點(diǎn)模式，包括對(duì)TensorFlow的16位格式的支持，以及可使每個(gè)MLP的計(jì)算引擎加倍的增壓塊浮點(diǎn)格式的直接支持。

其中，MLP與嵌入式存儲(chǔ)器模塊緊密相鄰，通過(guò)消除傳統(tǒng)設(shè)計(jì)中與FPGA布線相關(guān)的延遲，來(lái)確保以750 MHz的最高性能將數(shù)據(jù)傳送到MLP。這種高密度計(jì)算和高性能數(shù)據(jù)傳輸?shù)慕Y(jié)合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計(jì)算能力以每秒萬(wàn)億次運(yùn)算數(shù)量為單位（TOPS）。

其次，世界級(jí)帶寬。高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的關(guān)鍵之處在于高片外存儲(chǔ)器帶寬，從而為多個(gè)數(shù)據(jù)流提供存儲(chǔ)源和緩沖。

GDDR6存儲(chǔ)器是具有最高帶寬的外部存儲(chǔ)器件，每個(gè)GDDR6存儲(chǔ)控制器都能夠支持512 Gbps的帶寬，而Speedster7t器件是唯一支持GDDR6存儲(chǔ)器的FPGA，擁有多達(dá)8個(gè)GDDR6控制器。關(guān)于這一點(diǎn)，Robert Blake在接受采訪時(shí)表示，做這種高帶寬存儲(chǔ)FPGA方案，Achronix在業(yè)界的成本是最低的。

第三，超高效率的數(shù)據(jù)移動(dòng)。Speedster7t架構(gòu)包含一個(gè)可橫跨和垂直跨越FPGA邏輯陣列的創(chuàng)新性的、高帶寬的二維片上網(wǎng)絡(luò)（NOC），它們可以連接到所有FPGA的高速數(shù)據(jù)和存儲(chǔ)器接口，感覺(jué)就像疊加在FPGA互連這個(gè)城市街道系統(tǒng)上的空中高速公路網(wǎng)絡(luò)一樣。

至于NoC支持片上處理引擎之間所需的高帶寬通信方面，每一行或每一列都可作為兩個(gè)256位實(shí)現(xiàn)，單向的、行業(yè)標(biāo)準(zhǔn)的AXI通道，工作頻率為2Ghz，同時(shí)可為每個(gè)方向提供512 Gbps的數(shù)據(jù)流量。

“Speedster7t NOC比競(jìng)爭(zhēng)對(duì)手的速度快10倍。”Robert Blake總結(jié)道，NOC使得Speedster極大簡(jiǎn)化了高速數(shù)據(jù)移動(dòng)，并確保數(shù)據(jù)流可以輕松地定向到整個(gè)FPGA結(jié)構(gòu)中的任何自定義處理引擎。

第四，應(yīng)用的安全防護(hù)功能。據(jù)悉，Speedster7t FPGA采用最先進(jìn)的比特流安全保護(hù)功能，具有多層防御能力，可保護(hù)比特流的保密性和完整性，足以有效應(yīng)對(duì)第三方攻擊。

除此之外，2084位RSA公鑰認(rèn)證協(xié)議被用來(lái)激活解密和認(rèn)證硬件。用戶可確信當(dāng)他們加載安全比特流時(shí)，是預(yù)期的配置，因?yàn)橐呀?jīng)通過(guò)RSA公鑰、AES-GCM私鑰和CRC校驗(yàn)進(jìn)行了身份驗(yàn)證。

第五，經(jīng)驗(yàn)證的、可向低成本ASIC轉(zhuǎn)換的途徑。Speedcore eFPGA IP中采用了與Speedster 7t FPGA中使用同一種技術(shù)，可支持從Speedster7t FPGA到ASIC的無(wú)縫轉(zhuǎn)換。

對(duì)ASIC的轉(zhuǎn)換而言，固定功能可被固化到ASIC結(jié)構(gòu)中，從而減小芯片面積、成本和功耗。當(dāng)使用Speedcor eFPGA IP將Speedster7t FPGA轉(zhuǎn)換為ASIC，有望節(jié)省50%的功耗，并降低90%的成本。

“2019年第四季度推出第一批將用于評(píng)估的器件和開(kāi)發(fā)板。”Robert Blake最后談到。Achronix是家小公司，不會(huì)像競(jìng)爭(zhēng)對(duì)手那樣做很多不同品類的產(chǎn)品，而是會(huì)按照客戶需求，在高端領(lǐng)域提供分立式FPGA，同時(shí)為需要低成本的用戶們提供高性能的FPGA IP的授權(quán)。

福利

掃描添加小編微信，備注“姓名+公司職位”，加入【云計(jì)算學(xué)習(xí)交流群】，和志同道合的朋友們共同打卡學(xué)習(xí)！

推薦閱讀：

• 如何快速深入理解監(jiān)控知識(shí)？ | 技術(shù)干貨

• 為什么說(shuō)深耕AI領(lǐng)域繞不開(kāi)知識(shí)圖譜？

• ARM 發(fā)布新一代 CPU 和 GPU，實(shí)現(xiàn) 20% 性能提升！

• 比特幣沖到9000美元, 你就能找個(gè)好工作?

• 1000 萬(wàn)個(gè)“AI 名師”：用機(jī)器算法“解剖”應(yīng)試教育

• 阿里面試，我掛在了第四輪……

• 10個(gè)爬蟲(chóng)工程師必備的工具了解一下
  

真香，朕在看了！ 創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎(jiǎng)勵(lì)來(lái)咯，堅(jiān)持創(chuàng)作打卡瓜分現(xiàn)金大獎(jiǎng)

總結(jié)

以上是生活随笔為你收集整理的每年一波FPGA系列新品，这次Achronix专为AI/ML应用打造……的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。