引言：從本文開(kāi)始，我們?cè)敿?xì)介紹Xilinx CIC IP核濾波器相關(guān)知識(shí)，包括CIC IP核提供的特性、IP核接口描述以及IP核設(shè)計(jì)指導(dǎo)等相關(guān)內(nèi)容。

1.概述

級(jí)聯(lián)積分器梳狀(CIC)濾波器，也稱(chēng)為Hogenauer濾波器，是用于實(shí)現(xiàn)數(shù)字系統(tǒng)中大采樣率變化的多速率濾波器，它們通常用于具有大的過(guò)采樣率的應(yīng)用中。也就是說(shuō)，系統(tǒng)采樣率遠(yuǎn)大于數(shù)字下變頻器(DDC)和數(shù)字上變頻器(DUC)中處理信號(hào)所占用的帶寬。CIC濾波器的實(shí)現(xiàn)具有只使用加法器、減法器和延遲元件的結(jié)構(gòu)。這些結(jié)構(gòu)使得CIC濾波器對(duì)其硬件高效的多速率濾波實(shí)現(xiàn)很有吸引力。

2.IP核特性

Xilinx提供的CIC IP核支持以下特性：

• AXI4-Stream兼容接口
• 支持抽取和內(nèi)插
• 固定或者可編程速率改變(4~8192)
• 支持3~6級(jí)CIC級(jí)聯(lián)
• 差分延遲可選1或者2
• 支持全精度或者非全精度數(shù)據(jù)輸出
• 支持單通道或者多通道(最大16通道)
• 可選的映射到DSP48 Slices
• 支持輸入同步清零
• 支持輸入時(shí)鐘使能

3.IP核接口描述

圖1、CIC IP核接口信號(hào)

CIC IP核接口描述如表1所示。

表1、CIC IP核接口描述

4.IP核設(shè)計(jì)指導(dǎo)

4.1通用設(shè)計(jì)指導(dǎo)

CIC濾波器的系統(tǒng)響應(yīng)可以表示為式1：

其中，N表示CICI濾波器的級(jí)數(shù)；R表示濾波器速率改變(抽取或者內(nèi)插)；M表示差分延遲。

CIC濾波器的幅頻相應(yīng)如式2所示，式中f表示離散時(shí)間頻率。

圖2舉例CIC幅頻相應(yīng)。由式2及圖2，可知在f=n*(1/RM)，n為整數(shù)，存在零點(diǎn)，因此，差分延遲M可以調(diào)整零點(diǎn)的位置。

圖2、CIC濾波器幅頻相應(yīng)

圖3顯示了差分延遲M對(duì)CIC濾波器的影響。從圖中可以看到，M除了影響零點(diǎn)的位置，增加M也會(huì)對(duì)旁瓣衰減產(chǎn)生較大影響，但是通帶邊沿衰減也較為嚴(yán)重。

圖3、差分延遲M對(duì)CIC濾波器的影響

圖4顯示了CIC濾波器速率變化參數(shù)R對(duì)頻率響應(yīng)的影響。從圖中可以看到，隨著R的增大，通帶邊沿衰減加大，旁瓣由一定程度的衰減，但變化不大。從時(shí)域來(lái)講，增加R即增加CIC濾波器矩形窗口RM長(zhǎng)度。

圖4、速率改變因子R對(duì)CIC濾波器幅頻相應(yīng)影響

圖5顯示了改變CIC濾波器階數(shù)N對(duì)幅頻特性的影響。增加N即增加CIC濾波器級(jí)聯(lián)級(jí)數(shù)，級(jí)聯(lián)數(shù)越大，旁瓣衰減也越大，同時(shí)通帶邊沿衰減也有一定程度增大。

圖5、CIC濾波器階數(shù)N對(duì)幅頻特性的影響

從圖3~圖5中可以看到，增大M、R及N都能增大CIC濾波器的旁瓣衰減，但對(duì)于具體項(xiàng)目應(yīng)用來(lái)說(shuō)，通常將M及R作為“固定值”，僅通過(guò)調(diào)整N來(lái)改變CIC濾波器旁瓣衰減，以滿(mǎn)足濾波器要求。

另外，也可以看到隨著N的增加，通帶邊沿衰減也較為嚴(yán)重，導(dǎo)致CIC通帶不平坦加大，對(duì)信號(hào)帶來(lái)失真。因此，在使用CIC濾波器時(shí)，通常要求設(shè)計(jì)補(bǔ)償濾波器(CFIR)，主要是補(bǔ)償CIC濾波器通帶衰減，使其通帶盡量平坦。

對(duì)于補(bǔ)償濾波器，由于CIC濾波器頻率響應(yīng)具有sinc函數(shù)形狀，通常補(bǔ)償濾波器具有反sinc函數(shù)形狀，如式3所示。

圖6顯示了補(bǔ)償濾波器的應(yīng)用。

圖6、CIC補(bǔ)償濾波器應(yīng)用

4.2CIC抽取器

式1中濾波器輸出按照R因子抽取后，濾波器fs/R速率下的傳遞函數(shù)表示為式4所示。

該響應(yīng)可以看做N級(jí)積分器和N級(jí)梳狀器級(jí)聯(lián)，如圖7所示。

圖7、CIC抽取濾波器結(jié)構(gòu)

從圖7中，可以看到，積分器工作在fs采樣率，梳狀器工作在fs/R速率下，濾波器只有延遲線及加、減法器組成，這有利于硬件實(shí)現(xiàn)速率的提高。

圖8顯示了抽樣前CIC抽取濾波器的響應(yīng)。當(dāng)CIC濾波器作為抽取器時(shí)，要仔細(xì)考慮，抽取后原信號(hào)頻譜的鏡像不能混疊到有用信號(hào)fc的通帶內(nèi)。圖8中采樣速率改變因子R=8，級(jí)數(shù)N=3，差分延遲M=1。抽取濾波器輸入頻譜顯示在通帶(fc=1/32歸一化頻率)和阻帶內(nèi)(約1/4歸一化頻率)。抽取器的輸出顯示了CIC濾波器對(duì)輸入信號(hào)頻譜的衰減。圖8中垂直虛線顯示了抽取時(shí)鏡像混疊位置，圖中歸一化頻率為高頻率(fs)。

圖8、抽樣前CIC濾波器的幅頻響應(yīng)

圖9顯示了CIC抽取器輸出影響。在該圖中頻率軸按照f(shuō)s/R低頻率歸一化。

圖9、CIC抽取器輸出頻譜

從圖9中可以看到：

1.如果沒(méi)有混疊發(fā)生，圖中實(shí)紅線表示CIC輸出頻譜；

2.如果由于下采樣產(chǎn)生混頻，虛紅線顯示了阻帶輸出頻譜。該混疊頻譜影響CIC抽取器最終輸出；

3.實(shí)藍(lán)線顯示了CIC抽取器實(shí)際輸出，它清楚的顯示了下采樣中混疊頻譜的影響。

因此，必須確保正確選擇CIC抽取器參數(shù)，以避免混疊對(duì)信號(hào)頻譜噪聲影響。

4.2.1 流水線CIC抽取器

為了獲得更高的系統(tǒng)時(shí)鐘頻率，CIC抽取器流水線結(jié)構(gòu)可以表示為圖10所示。

圖9、流水線CIC抽取器結(jié)構(gòu)

CIC輸出數(shù)據(jù)位寬和設(shè)計(jì)參數(shù)N、M和R有關(guān)。全精度CIC抽取輸出位寬Bmax可以表示為式5。

為了獲得完全的精度，CIC抽取器實(shí)現(xiàn)在內(nèi)部為每個(gè)積分器和微分器級(jí)使用Bmax位。這在輸出端不會(huì)引入量化誤差。當(dāng)以量化噪聲為代價(jià)使用有限精度輸出時(shí)，CIC抽取器實(shí)現(xiàn)中的硬件資源可以減少。這種權(quán)衡資源和量化噪聲的能力對(duì)于實(shí)現(xiàn)最佳實(shí)現(xiàn)非常重要。

4.3CIC內(nèi)插器

CIC內(nèi)插器濾波器如圖10所示。該結(jié)構(gòu)與CIC抽取濾波器類(lèi)似，只不過(guò)梳狀器和積分器的順序進(jìn)行了變化。圖10中，上采樣速率因子R，該速率在梳狀器和積分器之間變化，即每個(gè)輸入采樣值間插入R-1個(gè)0值。

圖10、CIC內(nèi)插器

對(duì)于內(nèi)插，CIC濾波器的響應(yīng)應(yīng)用于上采樣(插入零值樣本)輸入信號(hào)。在速率變化R=7，級(jí)數(shù)N=4，差分延遲M=1的濾波器中，頻率響應(yīng)如圖11所示。

圖11、CICI內(nèi)插器響應(yīng)

4.3.1流水線CIC內(nèi)插器

與CIC抽取器類(lèi)似，CIC內(nèi)插器流水線結(jié)構(gòu)如圖12所示。

圖12、流水線CIC內(nèi)插器

CIC內(nèi)插器輸出數(shù)據(jù)位寬和設(shè)計(jì)參數(shù)N、M和R有關(guān)。全精度CIC抽取輸出位寬Bmax可以表示為式6。

濾波器的輸出可以選擇為全精度或有限精度(帶截?cái)嗷蛏崛?，以適應(yīng)特定于應(yīng)用的輸出寬度。使用有限精度不會(huì)影響內(nèi)部寄存器的大小，只有末級(jí)輸出被縮放，如果需要的話(huà)，四舍五入以提供所選的輸出寬度。

4.3.2輸出位寬和增益

如式5和式6所示，CIC濾波器的增益是所有關(guān)鍵設(shè)計(jì)參數(shù)的函數(shù)。當(dāng)輸出寬度等于最大寄存器寬度時(shí)，IP核輸出全精度結(jié)果，輸出的幅度反映濾波器增益。當(dāng)輸出寬度設(shè)置為小于最大寄存器寬度時(shí)，輸出將被截?cái)?#xff0c;增益相應(yīng)減小。

當(dāng)IP核被配置為具有可編程速率變化時(shí)，隨著濾波器速率的改變，增益也相應(yīng)地發(fā)生變化。當(dāng)輸出被指定為全精度時(shí)，隨著速率的變化，增益的變化在IP核輸出幅度中是明顯的。當(dāng)輸出被截?cái)鄷r(shí)，IP核移動(dòng)內(nèi)部結(jié)果，給定當(dāng)前速率變化的最大值，以完全占用輸出位。

4.4CIC濾波器時(shí)序描述

CIC濾波器接口采用AXI4-Stream協(xié)議進(jìn)行輸入輸出數(shù)據(jù)處理。利用TVALID、TREADY和TDATA信號(hào)組合，實(shí)現(xiàn)上、下游模塊數(shù)據(jù)流交互，如圖13所示。

圖13、AXI傳輸時(shí)序圖

4.4.1 CIC抽取器時(shí)序圖

圖14顯示了下采樣因子R=4的CIC抽取器時(shí)序圖。該IP核未采用過(guò)采樣，每個(gè)時(shí)鐘上升沿輸入一個(gè)采樣數(shù)據(jù)。一些時(shí)鐘后，當(dāng)m_axis_data_tvalid高電平時(shí)，指示第一個(gè)濾波輸出值可用。該時(shí)間間隔和下采樣因子R以及內(nèi)部流水線寄存器設(shè)置參數(shù)相關(guān)。在第一個(gè)濾波輸出采樣值后，后續(xù)輸出每隔R個(gè)時(shí)鐘周期輸出一個(gè)濾波數(shù)據(jù)。

圖14、CIC抽取器、固定速率，單通道

圖15顯示了相同的濾波器，輸入采樣周期為3。在圖中A點(diǎn)波形，CIC IP核準(zhǔn)備好接受數(shù)據(jù)，但是主機(jī)未提供。CIC IP核持續(xù)詢(xún)問(wèn)，直到在B點(diǎn)提供數(shù)據(jù)。在C點(diǎn)主機(jī)在CIC IP核詢(xún)問(wèn)前提供了數(shù)據(jù)，主機(jī)持續(xù)提供，直到D點(diǎn)CIC IP核可以接收數(shù)據(jù)。

圖15、CIC抽取器、固定速率，單通道，過(guò)采樣

多通道抽取器可以配置為兩種模式：數(shù)據(jù)塊模式和數(shù)據(jù)流模式：

• 數(shù)據(jù)塊模式：每個(gè)數(shù)據(jù)通道按照背靠背傳輸，即傳輸通道N數(shù)據(jù)后立即傳輸N+1通道數(shù)據(jù)；
• 數(shù)據(jù)流模式：采樣通道在整個(gè)多通道周期均勻輸出。

圖16顯示了R=4時(shí)，多通道CIC時(shí)序圖。在該舉例中，抽取濾波器使用數(shù)據(jù)塊模式處理3個(gè)通道數(shù)據(jù)。DIN接口按照時(shí)分復(fù)用方式輸入數(shù)據(jù)，抽取輸出DOUT顯示了時(shí)分復(fù)用數(shù)據(jù)，CHAN_OUT顯示了對(duì)應(yīng)的通道號(hào)。

圖16、CIC抽取器，固定速率，多通道，數(shù)據(jù)塊模式

圖17顯示了數(shù)據(jù)流模式下相同濾波器配置時(shí)序圖。

圖17、CIC抽取器，固定速率，多通道，數(shù)據(jù)流模式

圖18顯示了CIC抽取器可編程速率時(shí)序圖。圖中抽取器初始下采樣率R=4，在一定時(shí)間后，下采樣率變?yōu)镽=7。圖中A點(diǎn)s_axis_config_tvalid高電平時(shí)，指示速率改變可用。CIC IP核在下一采樣時(shí)鐘接收此速率改變，同時(shí)，s_axis_config_tready會(huì)拉低一個(gè)時(shí)鐘，以防止上游主機(jī)插入新的速率改變因子。

圖18、可編程速率CIC抽取器

4.4.2 CIC內(nèi)插器時(shí)序圖

圖19顯示了CIC內(nèi)插器時(shí)序圖，上采樣因子R=4。新的采樣數(shù)據(jù)每4個(gè)時(shí)鐘接收一個(gè)。在開(kāi)始一定延遲之后，m_axis_data_tvalid插入，新的濾波器輸出數(shù)據(jù)在后續(xù)每個(gè)時(shí)鐘沿可用。圖中A點(diǎn)波形，主機(jī)在CIC IP核請(qǐng)求之前提供數(shù)據(jù)，直到CIC IP核在B點(diǎn)可以接收數(shù)據(jù)。同樣，C點(diǎn)CIC IP核持續(xù)請(qǐng)求主機(jī)發(fā)送數(shù)據(jù)，主機(jī)直到D點(diǎn)提供數(shù)據(jù)。

圖19、CIC內(nèi)插器，固定速率，單通道

圖20顯示了相同的濾波器配置，輸入采樣周期為8的時(shí)序圖。

圖20、CIC內(nèi)插器，固定速率，單通道，過(guò)采樣

同樣，多通道內(nèi)插器可以配置兩種時(shí)序模式：數(shù)據(jù)塊模式和數(shù)據(jù)流模式。

• 數(shù)據(jù)塊模式：通道數(shù)據(jù)背靠背傳輸，即第N個(gè)通道傳輸完后立即傳輸?shù)贜+1個(gè)通道數(shù)據(jù)。
• 數(shù)據(jù)流模式：采樣通道在整個(gè)多通道周期均勻輸出。

圖21和圖22顯示了這兩種模式時(shí)序圖。

圖21、CIC內(nèi)插器，固定速率，多通道，數(shù)據(jù)塊模式

圖22、CIC內(nèi)插器，固定速率，多通道，數(shù)據(jù)流模式

圖23顯示了CIC內(nèi)插器采用可編程速率時(shí)序圖。在該圖中，內(nèi)插器開(kāi)始采用R=4上采樣，一定時(shí)間后，R=7。速率改變后，s_axis_config_tready拉低，直到速率R=7已經(jīng)配置成功。

圖23、CIC內(nèi)插器使用可編程速率

延伸閱讀：數(shù)字信號(hào)處理(三)：Xilinx FFT IP核詳解(三)

總結(jié)

以上是生活随笔為你收集整理的ise的时钟ip核_Vivado CIC IP核滤波器详解（一）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。