七、PCB EMI設計

在PCB設計中最常見的問題就是信號線跨越分割地或電源而產生EMI問題。為規避這種EMI問題下面就為大家介紹一下PCB設計中EMI設計的規范步驟。

1、IC的電源處理

保證每個IC的電源PIN都有一個0.1μF的去耦電容，對于BGA CHIP，要求在BGA的四角分別有0.1μF、0.01μF的電容共8個。對走線的電源尤其要注意加濾波電容，如VTT等。這不僅對穩定性有影響，對EMI也有很大的影響。一般去耦電容還是需要遵循芯片廠家要求。

2、時鐘線的處理

1.建議先走時鐘線。

2.頻率大于等于66M的時鐘線，每條過孔數不要超過2個，平均不得超過1.5個。

3.頻率小于66M的時鐘線，每條過孔數不要超過3個，平均不得超過2.5個

4.長度超過12inch的時鐘線，如果頻率大于20M，過孔數不得超過2個。

5.如果時鐘線有過孔，在過孔的相鄰位置，在第二層(地層)和第三層(電源層)之間加一個旁路電容、如圖2.5-1所示，以確保時鐘線換層后，參考層(相鄰層)的高頻電流的回路連續。旁路電容所在的電源層必須是過孔穿過的電源層，并盡可能地靠近過孔，旁路電容與過孔的間距最大不超過300MIL。

6.所有時鐘線原則上不可以穿島(跨越分割)。下面列舉了穿島的四種情形。

時鐘、復位、100M以上信號以及一些關鍵的總線信號不能跨分割，至少有一個完整平面，優選GND平面。

時鐘信號、高速信號和敏感信號禁止跨分割；

差分信號必須對地平衡，避免單線跨分割。(盡量垂直跨分割)

所有信號的高頻返回途徑都直接位于相鄰層信號線的正下方。在信號下面設置一個實體層可以顯著減少信號完整性和時序問題，這個實體層可以為該信號提供直接回路。當走線與層分割交叉不可避免時，應使用一個 0.01 uF 回路電容。如圖所示，當使用回路電容時，應盡可能靠近信號線與層分割的交叉點布置回路電容。

6.1 跨島出現在電源島與電源島之間。此時時鐘線在第四層的背面走線，第三層(電源層)有兩個電源島，且第四層的走線必須跨過這兩個島.

6.2 跨島出現在電源島與地島之間。此時時鐘線在第四層的背面走線，第三層(電源層)的一個電源島中間有一塊地島，且第四層的走線必須跨過這兩個島。

6.3 跨島出現在地島與地層之間。此時時鐘線在第一層走線，第二層(地層)的中間有一塊地島，且第一層的走線必須跨過地島，相當于地線被中斷。

6.4 時鐘線下面沒有鋪銅。若條件限制實在做不到不穿島，保證頻率大于等于66M的時鐘線不穿島，頻率小于66M的時鐘線若穿島，必須加一個去耦電容形成鏡像通路。以圖6.1為例，在兩個電源島之間并靠近跨島的時鐘線，放置一個0.1UF的電容。

7.當面臨兩個過孔和一次穿島的取舍時，選一次穿島。

8.時鐘線要遠離I/O一側板邊500MIL以上，并且不要和I/O線并行走，若實在做不到，時鐘線與I/O口線間距要大于50MIL。

9.時鐘線走在第四層時，時鐘線的參考層(電源平面)應盡量為時鐘供電的那個電源面上，以其他電源面為參考的時鐘越少越好，另外，頻率大于等于66M的時鐘線參考電源面必須為3.3V電源平面。

10.時鐘線打線時線間距要大于25MIL。

11.時鐘線打線時進去的線和出去的線應該盡量遠。盡量避免類似圖A和圖C所示的打線方式，若時鐘線需換層，避免采用圖E的打線方式，采用圖F的打線方式。

12.時鐘線連接BGA等器件時，若時鐘線換層，盡量避免采用圖G的走線形式,過孔不要在BGA下面走,最好采用圖H的走線形式。

13.注意各個時鐘信號，不要忽略任何一個時鐘，包括AUDIO CODEC的AC_BITCLK，尤其注意的是FS3-FS0,雖然說從名稱上看不是時鐘，但實際上跑的是時鐘，要加以注意。

14.Clock Chip上拉下拉電阻盡量靠近Clock Chip。

3、I/O口的處理

1.各I/O口包括PS/2、USB、LPT、COM、SPEAK OUT、 GAME分成一塊地，最左與最右與數字地相連，寬度不小于200MIL或三個過孔，其他地方不要與數字地相連。

2.若COM2口是插針式的，盡可能靠近I/O地。

3.I/O電路EMI器件盡量靠近I/O SHIELD。

4.I/O口處電源層與地層單獨劃島，且Bottom和TOP層都要鋪地，不許信號穿島(信號線直接拉出PORT，不在I/O PORT中長距離走線)。

4、幾點說明

1.對EMI設計規范，設計工程師要嚴格遵守，EMI工程師有檢查的權力，違背EMI設計規范而導至EMI測試FAIL，責任由設計工程師承擔。

2.EMI工程師對設計規范負責，對嚴格遵守EMI設計規范，但仍然EMI測試FAIL，EMI工程師有責任給出解決方案，并總結到EMI設計規范中來。

3.EMI工程師對每一個外設口的EMI測試負有責任，不可漏測。

4.每個PCB設計工程師有對該設計規范作修改的建議權和質疑的權力。EMI工程師有責任回答質疑，對工程師的建議通過實驗后證實后加入設計規范。

5.EMI工程師有責任降低EMI設計的成本，減少磁珠的使用個數。

八、PCB設計的ESD抑止

PCB布線是ESD防護的一個關鍵要素，合理的PCB設計可以減少故障檢查及返工所帶來的不必要成本。在PCB設計中，由于采用了瞬態電壓抑止器(TVS)二極管來抑止因ESD放電產生的直接電荷注入，因此PCB設計中更重要的是克服放電電流產生的電磁干擾(EMI)電磁場效應。本文將提供可以優化ESD防護的PCB設計準則。

1、電路環路

電流通過感應進入到電路環路，這些環路是封閉的，并具有變化的磁通量。電流的幅度與環的面積成正比。較大的環路包含有較多的磁通量，因而在電路中感應出較強的電流。因此，必須減少環路面積。

最常見的環路由電源和地線所形成。在可能的條件下，可以采用具有電源及接地層的多層PCB設計。多層電路板不僅將電源和接地間的回路面積減到最小，而且也減小了ESD脈沖產生的高頻EMI電磁場。

如果不能采用多層電路板，那么用于電源線和接地的線必須連接成網格狀。網格連接可以起到電源和接地層的作用，用過孔連接各層的印制線，在每個方向上過孔連接間隔應該在6厘米內。另外，在布線時，將電源和接地印制線盡可能靠近也可以降低環路面積。

減少環路面積及感應電流的另一個方法是減小互連器件間的平行通路。

當必須采用長于30厘米的信號連接線時，可以采用保護線。一個更好的辦法是在信號線附近放置地層。信號線應該距保護線或接地線層13毫米以內。

將每個敏感元件的長信號線(>30厘米)或電源線與其接地線進行交叉布置。交叉的連線必須從上到下或從左到右的規則間隔布置。

2、電路連線長度

長的信號線也可成為接收ESD脈沖能量的天線，盡量使用較短信號線可以降低信號線作為接收ESD電磁場天線的效率。

盡量將互連的器件放在相鄰位置，以減少互連的印制線長度。

3、地電荷注入

ESD對地線層的直接放電可能損壞敏感電路。在使用TVS二極管的同時還要使用一個或多個高頻旁路電容器，這些電容器放置在易損元件的電源和地之間。旁路電容減少了電荷注入，保持了電源與接地端口的電壓差。

TVS使感應電流分流，保持TVS鉗位電壓的電位差。TVS及電容器應放在距被保護的IC盡可能近的位置，要確保TVS到地通路以及電容器管腳長度為最短，以減少寄生電感效應。

九、PCB生產中Mark點設計

1.pcb必須在板長邊對角線上有一對應整板定位的Mark點，板上集成電路引腳中心距小于0.65mm的芯片需在集成電路長邊對角線上有一對對應芯片定位的Mark點；pcb雙面都有貼片件時，則pcb的兩面都按此條加Mark點。

2.pcb邊需留5mm工藝邊(機器夾持PCB最小間距要求)，同時應保證集成電路引腳中心距小于0.65mm的芯片要距離板邊大于13mm(含工藝邊)；板四角用Ф5圓弧倒角。pcb應采用拼板方式，從目前pcb翅曲程度考慮，最佳拼接長度約為200mm，(設備加工尺寸：長度最大為330mm；寬度最大為250mm)，在寬度方向盡量不拼以防止在生產過程中彎曲。如下圖：

3.MARK點作用及類別

Mark點也叫基準點，為裝配工藝中的所有步驟提供共同的可測量點，保證了裝配使用的每個設備能精確地定位電路圖案。因此，Mark點對SMT生產至關重要

4.我部推薦的MARK點設計規范

1)形狀：建議Mark點標記為直徑：R=1.0mm實心圓；

2)組成一個完整的MARK點包括：標記點(或特征點)和空曠區域。

3)位置：Mark點位于單板或拼板上的對角線相對位置且盡可能地距離分開;最好分布在最長對角線位置(如MARK點位置圖)。

4)為保證貼裝精度的要求，SMT要求：每塊PCB內必須至少有一對符合設計要求的可供SMT機器識別的MARK點，同時必須有單板MARK(拼板時)，拼板MARK或組合MARK只起輔助定位的作用。

5)拼板時，每一單板的MARK點相對位置必須一樣。不能因為任何原因而挪動拼板中任一單板上MARK點的位置，而導致各單板MARK點位置不對稱；

6)PCB上所有MARK點只有滿足：在同一對角線上且成對出現的兩個MARK，方才有效。因此MARK點都必須成對出現，才能使用(MARK點位置圖)。

7)MARK點(空曠區邊緣)距離PCB邊緣必須≥5.0mm(機器夾持PCB最小間距要求)(如MARK點位置圖)。(MARK點位置圖)

8)尺寸

A.Mark點標記最小的直徑為1.0mm，最大直徑是3.0mm,Mark點標記在同一塊印制板上尺寸變化不能超過25 微米；

B.特別強調：同一板號PCB上所有Mark點的大小必須一致(包括不同廠家生產的同一板號的PCB)；

C.建議將所有的Mark點標記直徑統一設為1.0mm。

9)空曠區要求

在Mark點標記周圍，必須有一塊沒有其它電路特征或標記的空曠面積。空曠區圓半徑 r≥2R , R為MARK點半徑,r達到3R時，機器識別效果更好。

10)材料

Mark點標記可以是裸銅、清澈的防氧化涂層保護的裸銅。如果使用阻焊(soldermask)，不應該覆蓋Mark點或其空曠區域

11)MARK點的光亮度應保持一致。

12)平整度：Mark點標記的表面平整度應該在15 微米之內。

13)對比度

A.當Mark點標記與印制板的基質材料之間有高對比度時可達到最佳的識別性能

B.對于所有Mark點的內層背景必須相同

以下在補點他人這方面的經驗，作為參考

MARK點分類：

1)Mark點用于錫膏印刷和元件貼片時的光學定位。根據Mark點在PCB上的作用，可分為拼板Mark點、單板Mark點、局部Mark點(也稱器件級MARK點)，

2)拼板的工藝邊上和不需拼板的單板上應至少有三個Mark點，呈L形分布，且對角Mark點關于中心不對稱。

3)如果雙面都有貼裝元器件，則每一面都應該有Mark點。

4)需要拼板的單板上盡量有Mark點，如果沒有放置Mark點的位置，在單板上可不放置Mark點。

5)引線中心距≤0.5 mm的QFP以及中心距≤0.8 mm的BGA等器件，應在通過該元件中心點對角線附近的對角設置局部Mark點，以便對其精確定位。

6)如果幾個SOP器件比較靠近(≤100mm)形成陣列，可以把它們看作一個整體，在其對角位置設計兩個局部Mark點。

設計說明和尺寸要求：

1)Mark點的形狀是直徑為1mm的實心圓，材料為銅，表面噴錫，需注意平整度，邊緣光滑、齊整，顏色與周圍的背景色有明顯區別；阻焊開窗與Mark點同心，對于拼板和單板直徑為3mm，對于局部的Mark點直徑為1mm,

2)單板上的Mark點，中心距板邊不小于5mm；工藝邊上的Mark點，中心距板邊不小于3mm。

3)為了保證印刷和貼片的識別效果，Mark點范圍內應無焊盤、過孔、測試點、走線及絲印標識等，不能被V-CUT槽所切造成機器無法辨識。

4)為了增加Mark點和基板之間的對比度，可以在Mark點下面敷設銅箔。同一板上的Mark點其內層背景要相同，即Mark點下有無銅箔應一致。

5)對于單板和拼板的Mark點應當作元件來設計，對于局部的Mark點應作為元件封裝的一部分設計。便于賦予準確的坐標值進行定位。

PCB設計之光學基準點！

在有貼片元件的PCB板上，為了對PCB整板進行定位，通常需要在PCB板的四個角放置光學定位點,一般放三個即可。常見的基準點主要有三種：拼板基準點，單元基準點，局部基準點。

基準點結構

(1)拼板基準點和單元基準點

形狀/大小：直徑為40mil 的實心圓。阻焊開窗：和基準點同心的圓形，大小為基準點直徑的兩倍。在 2mm直徑的邊緣處要求有一圓形或八邊形的銅線作保護圈用。同一板上的光學定位基準符號其內層背景要相同，即三個基準符號下有無銅箔應一致。

(2)局部基準點

間距≤0.4mm的QFP和間距≤0.8mm BGA、CSP、FC等器件需要放置局部基準點。

大小/形狀：直徑為40mil 的實心圓。

阻焊開窗：大小按普通焊盤處理，外圈銅環可不要。

基準點放置：

一般原則 ：

過SMT設備加工的單板必須放置基準點。單面基準點數量≥3。

單面布局時，只需元件面放置基準點。. A5 I5 ^0 L- z1 m+ P PCB雙面布局時，基準點雙面放置。雙面放置的基準點，除鏡像拼板外，正反兩面的基準點位置要求基本一致。見下圖。

(1) 拼板的基準點放置

拼板需要放置拼板基準點、單元基準點。

拼板基準點和單元基準點數量各為三個。在板邊呈“L”形分布，盡量遠離。拼板基準點的位置要求見下圖A。

采用鏡相對稱拼板時，輔助邊上的基準點必須滿足翻轉后重合的要求，參見下圖B

(2) 單元板的基準點放置

基準點數量為三個，在板邊呈“L”形分布，各基準點之間的距離盡量遠?；鶞庶c距離板邊必須大于5mm，如不能保證四個邊都滿足，則至少要保證傳送邊滿足要求。

猜你需要

——維文信 《印制電路世界》雜志

聲明：本公眾號刊載文章由維文信整理或原創，客戶廣告使用文字及圖片素材均由企業提供，媒體轉載原創文章請注明出處。如有侵權，請您聯系我們，我們將盡快刪除，謝謝！

與50位技術專家面對面20年技術見證，附贈技術全景圖

總結

以上是生活随笔為你收集整理的pcb地线应该不应该做成环路_PCB制板的基础知识，你都学会了吗？（中）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。