文 | 大順簡要介紹了功耗的組成，在此基礎上從工藝、電路、門、系統(tǒng)四個層面探討了納米級超大規(guī)模集成電路的低功耗物理設計方法。

關鍵詞：納米級；超大規(guī)模集成電路；電路芯片；電路設計

02

納米級超大規(guī)模集成電路芯片低功耗物理設計方法

2.4?系統(tǒng)層面的芯片低功耗物理設計?

2.4.1?軟硬件劃分軟硬件劃分是指將電路系統(tǒng)分為軟件、硬件兩部分。目前，很多知名電子設計自動化 EDA 公司已相繼發(fā)布了系統(tǒng)層面的電路設計軟件，能夠?qū)崿F(xiàn)電路系統(tǒng)層面軟硬件劃分，被行業(yè)廣泛應用。例如，Synopsys 公司的 CoCentric 可以同時設計、仿真、實現(xiàn)多個系統(tǒng)核心元器件，Cadence 推出的 Virtual Component Co-design可以定義、分析、優(yōu)化系統(tǒng)層面的電路設計，給電路設計者提供了系統(tǒng)集成、驗證所需技術和工具，圖形化界面方便設計人員進行協(xié)同設計和驗證。利用這些軟件設計人員可以從系統(tǒng)層面對軟件、硬件兩個角度綜合考慮，確定最佳設計方案。2.4.2 功耗管理功耗管理包括動態(tài)、靜態(tài)兩種管理方式。動態(tài)功耗管理是指根據(jù)實際情況控制空閑模塊關閉，以減少功耗。靜態(tài)功耗管理的對象是電路工作模式。如果系統(tǒng)空閑，則停止芯片工作，休眠系統(tǒng)，從而減少功耗。動態(tài)功耗管理實現(xiàn)需要操作系統(tǒng)，因此其應用受到限制。2.4.3 指令優(yōu)化指令優(yōu)化流程包括如下 4 步。(1)提取指令集。合理選用指令集可以讓系統(tǒng)功耗降至最低。(2)合理選擇指令長度，提高程序代碼密度，從而降低對存儲器的訪問，降低功耗。(3)優(yōu)化指令編碼，減少指令讀取時總線信號翻轉(zhuǎn)，以降低功耗。(4)壓縮指令，指令在內(nèi)存中進行壓縮，輸入CPU 之前再解壓可以降低 CPU 功耗。

03

基于 Golden UPF 的低功耗物理設計流程

Golden UPF 主要有便于追蹤、無需修改 UPF 文件及設計效率高等優(yōu)點。因此，本次研究基于 GoldenUPF(Unified Power Format)進行低功耗物理設計，在滿足電路性能需求的情況下實現(xiàn)低功耗設計目標，設計基本流程如圖 2 所示。

在開始設計前要準備好相應資料，主要包括如下3 個。(1)網(wǎng)表。使用邏輯綜合工具，將設計好的 RTL代碼轉(zhuǎn)換為基于特定工藝庫的邏輯門級網(wǎng)表。(2)SDC 文件。用 Tcl 語言編寫用于表述設計目標的一種文件，如面積、時序、功耗等方面的設計目標。目前，電路低功耗設計多采用多重邊角多重模式(MCMM)需多個 SDC 文件來確保設計正確。(3)UPF 文件。Unified Power Format 文件對電路低功耗物理設計思路進行了規(guī)定，用于設計的全過程。準備好這些資料之后，通過低功耗物理設計將網(wǎng)表轉(zhuǎn)換成 GDS2 格式版圖文件，經(jīng)多次 ECO 修復時序違例后，在 MVtool 中檢查低功耗器件插入正確性。再抽取版圖 RC 參數(shù)，使用功耗分析軟件讀取 ICC 輸出的門級網(wǎng)表、對應 UPF 對電路功耗進行計算。本文簡要介紹了電路功耗的構成，分別從工藝、電路、門、系統(tǒng)四個層面研究了低功耗物理設計方法，但是低功耗設計領域還有很多待解決的問題，因此還有待進一步研究，以不斷降低芯片功耗。

總結

以上是生活随笔為你收集整理的超大规模集成电路_纳米级超大规模集成电路芯片低功耗物理设计分析（二）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。