所謂實現（Implement）是將綜合輸出的邏輯網表翻譯成所選器件的底層模塊與硬件原語，將設計映射到器件結構上，進行布局布線，達到在選定器件上實現設計的目的。實現主要分為3個步驟：翻譯（Translate）邏輯網表，映射（Map）到器件單元與布局布線（Place & Route）。翻譯的主要作用是將綜合輸出的邏輯網表翻譯為Xilinx特定器件的底層結構和硬件原語（具體的原語詳見第3章中的原語介紹）。映射的主要作用是將設計映射到具體型號的器件上（LUT、FF、Carry等）。布局布線步驟調用Xilinx布局布線器，根據用戶約束和物理約束，對設計模塊進行實際的布局，并根據設計連接，對布局后的模塊進行布線，產生FPGA/CPLD配置文件。

翻譯過程

在翻譯過程中，設計文件和約束文件將被合并生成NGD（原始類型數據庫）輸出文件和BLD文件，其中NGD文件包含了當前設計的全部邏輯描述，BLD文件是轉換的運行和結果報告。實現工具可以導入EDN、EDF、EDIF、SEDIF格式的設計文件，以及UCF（用戶約束文件）、NCF（網表約束文件）、NMC（物理宏庫文件）、NGC（含有約束信息的網表）格式的約束文件。翻譯項目包括3個命令：

• [Translation Report]用以顯示翻譯步驟的報告；
  

• [Floorplan Design]用以啟動Xilinx布局規劃器（Floorplanner）進行手動布局，提高布局器效率；

• [Generate Post-Translate Simulation Model]用以產生翻譯步驟后仿真模型，由于該仿真模型不包含實際布線時延，所以有時省略此仿真步驟。

映射過程

在映射過程中，由轉換流程生成的NGD文件將被映射為目標器件的特定物理邏輯單元，并保存在NCD（展開的物理設計數據庫）文件中。映射的輸入文件包括NGD、NMC、NCD和MFP（映射布局規劃器）文件，輸出文件包括NCD、PCF（物理約束文件）、NGM和MRP（映射報告）文件。其中MRP文件是通過Floorplanner生成的布局約束文件，NCD文件包含當前設計的物理映射信息，PCF文件包含當前設計的物理約束信息，NGM文件與當前設計的靜態時序分析有關，MRP文件是映射的運行報告，主要包括映射的命令行參數、目標設計占用的邏輯資源、映射過程中出現的錯誤和告警、優化過程中刪除的邏輯等內容。映射項目包括如下命令：

• [Map Report]用以顯示映射步驟的報告；

• [Generate Post-Map Static Timing]產生映射靜態時序分析報告，啟動時序分析器（Timing Analyzer）分析映射后靜態時序；

• [Manually Place & Route （FPGA Editor）]用以啟動FPGA底層編輯器進行手動布局布線，指導Xilinx自動布局布線器，解決布局布線異常，提高布局布線效率；

• [Generate Post-Map Simulation Model]用以產生映射步 驟后仿真模型，由于該仿真模型不包含實際布線時延，所以有時也省略此仿真步驟。

布局和布線過程

布局和布線（Place & Route）：通過讀取當前設計的NCD文件，布局布線將映射后生成的物理邏輯單元在目標系統中放置和連線，并提取相應的時間參數。布局布線的輸入文件包括NCD和PCF模板文件，輸出文件包括NCD、DLY（延時文件）、PAD和PAR文件。在布局布線的輸出文件中，NCD包含當前設計的全部物理實現信息，DLY文件包含當前設計的網絡延時信息，PAD文件包含當前設計的輸入輸出（I/O）管腳配置信息，PAR文件主要包括布局布線的命令行參數、布局布線中出現的錯誤和告警、目標占用的資源、未布線網絡、網絡時序信息等內容。布局布線步驟的命令與工具非常多：

• [Place & Route Report]用以顯示布局布線報告；

• [Asynchronous Delay Report]用以顯示異步實現報告；

• [Pad Report]用以顯示管腳鎖定報告；

• [Guide Results Report]用以顯示布局布線指導報告，該報告僅在使用布局布線指導文件NCD文件后才產生；

• [Generate Post-Place & Route Static Timing]包含了進行布局布線后靜態時序分析的一系列命令，可以啟動Timing Analyzer分析布局布線后的靜態時序；

• [View/Edit Place Design（Floorplanner）]和[View/Edit Place Design（FPGA Editor）]用以啟動Floorplanner和FPGA Editor完成FPGA布局布線的結果分析、編輯，手動更改布局布線結果，產生布局布線指導與約束文件，輔助Xilinx自動布局布線器，提高布局布線效率并解決布局布線中的問題；

• [Analyze Power（XPower）]用以啟動功耗仿真器分析設計功耗；

• [Generate Post-Place & Route Simulation Model]用以產生布局布線后仿真模型，該仿真模型包含的時延信息最全，不僅包含門延時，還包含了實際布線延時。該仿真步驟必須進行，以確保設計功能與FPGA實際運行結果一致；

• [Generate IBIS Model]用以產生IBIS仿真模型，輔助PCB布板的仿真與設計；

• [Multi Pass Place & Route]用以進行多周期反復布線；

• [Back-annotate Pin Locations]用以反標管腳鎖定信息

經過綜合后，在過程管理區雙擊“Implement Design”選項，就可以完成實現.經過實現后能夠得到精確的資源占用情況。

轉載于:https://www.cnblogs.com/peihao/p/5414016.html

總結

以上是生活随笔為你收集整理的基于ISE的设计实现基础的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。