詳情請(qǐng)登錄 www.cpcashow.com

2020年上半年，FC-BGA載板比去年同期增長(zhǎng)了30%，預(yù)計(jì)在未來幾年內(nèi)，隨著封裝設(shè)計(jì)需求量的不斷增加、復(fù)雜度的不斷提高，FC-CSP的市場(chǎng)也會(huì)持續(xù)增加。服務(wù)器、存儲(chǔ)器、5G網(wǎng)絡(luò)基礎(chǔ)設(shè)施等市場(chǎng)的增長(zhǎng)和各類AI技術(shù)的加速發(fā)展，再加上越來越多的人選擇在芯片設(shè)計(jì)中采用異構(gòu)集成技術(shù)，會(huì)促使封裝變得越來越復(fù)雜。

異構(gòu)集成技術(shù)將不同元件或芯片組合在載板上，可滿足人們對(duì)低功耗、低延遲和實(shí)時(shí)數(shù)據(jù)處理的需求。移動(dòng)電子產(chǎn)品內(nèi)系統(tǒng)級(jí)封裝(SiP)取得的成功就是個(gè)很好的案例。這類設(shè)計(jì)可以減少功耗、增強(qiáng)處理能力，使當(dāng)前5G技術(shù)支持的智能手機(jī)和IoT設(shè)備能夠正常運(yùn)行。隨著5G技術(shù)及工業(yè) 4.0自動(dòng)化技術(shù)的不斷發(fā)展，5G智能手機(jī)和IoT設(shè)備也會(huì)出現(xiàn)增長(zhǎng)。

所有這些技術(shù)對(duì)布線密度的要求不斷增加，目前的有機(jī)載板制造商正在使用一系列高階金屬化技術(shù)生成接近晶圓級(jí)封裝的線寬/線距。

本文將概覽這些在IC載板上形成精細(xì)線寬和線距的金屬化工藝。主要涉及IC載板初級(jí)金屬化工藝中的電路形成、初始材料及半加成工藝(SAP)所采使用的關(guān)鍵技術(shù)。還會(huì)討論RDL使用的電鍍技術(shù)、無芯材載板以及熱量管理，用于大面積面板級(jí)封裝載板的電鍍?cè)O(shè)備，以及針對(duì)電路分辨率的各向異性最終蝕刻工藝等。

初始銅箔厚度或不使用銅箔

高端封裝的晶片尺寸一般較大(200 m㎡+)，有很多I/O(1000至10000個(gè))，也可以與其他晶片或器件組合在同一塊載板上。這些系統(tǒng)的布線要求包括極高的電路密度、超細(xì)線寬/線距，需要一層或多層重新布線層。與PCB使用的HDI正相反，IC載板制造過程中使用的高密度電路在初始載板上會(huì)使用極薄的銅箔或者不用銅箔。圖1對(duì)比展示了PCB制造過程中和IC載板制造過程所采用的不同HDI生產(chǎn)技術(shù)使用的初始銅箔厚度趨勢(shì)。

圖1：各類高階PCB制造應(yīng)用和相關(guān)商用金屬化工藝中初始銅箔厚度與線寬/線距尺寸的對(duì)比圖

SAP vs. mSAP

為滿足最高密度中介層的電氣布線需求，SAP利用化學(xué)鍍銅技術(shù)來生成初始晶種層。采用改良半加成工藝(mSAP)在薄銅箔層壓板上實(shí)現(xiàn)密度相對(duì)較低的IC載板設(shè)計(jì)(以及超高密度的PCB，例如手機(jī)用PCB)。SAP技術(shù)可以直接在有機(jī)層壓載板材料上制成最精細(xì)的線寬/線距結(jié)構(gòu)。工藝流程始于有機(jī)積層裸材，例如ABF，這類材料已經(jīng)層壓在了上一層或核芯層。激光鉆微導(dǎo)通孔之后，對(duì)載板進(jìn)行去鉆污，然后用一層薄的化學(xué)鍍銅晶種層進(jìn)行金屬化，再圖形電鍍?cè)阢~功能層上形成所要求的銅，然后蝕刻去除多余的電鍍表面銅層和初始晶種層。SAP技術(shù)可以形成10/10 μm的線寬/線距。mSAP技術(shù)目前應(yīng)用于30/30 μm線寬/線距的大規(guī)模生產(chǎn)中。該工藝使用傳統(tǒng)半固化片和超薄銅箔(~3 μm)制成初始載板。采用激光鉆出微導(dǎo)通孔之后，給面板去鉆污，然后經(jīng)過初級(jí)金屬化工藝——例如化學(xué)鍍銅或碳直接金屬化工藝，再成像、圖形電鍍、蝕刻至特征之間的層壓板。兩種工藝都采用了各向異性的最終蝕刻法，這種方法優(yōu)先快速蝕刻位置較低區(qū)域的銅，蝕刻位置較高區(qū)域的蝕刻速度較慢，即在清理及界定走線之間的間距時(shí)，可限制從走線和其他特征上移除的表面銅量。與mSAP相比?，SAP之所以能制成更細(xì)的線寬和線距，主要是因?yàn)殄冦~的加成步驟更少，形成高分辨率的電鍍圖形所需的蝕刻更少。圖2列出了兩項(xiàng)工藝的主要差別。圖2：SAP可以在IC基板RDL上制造出更細(xì)的線寬和線距

SAP：初級(jí)金屬化技術(shù)的主要考慮因素

SAP是經(jīng)生產(chǎn)驗(yàn)證的工藝，可以通過化學(xué)鍍銅直接在聚合物樹脂上金屬化積層介質(zhì)層。不再采用減成法蝕刻去除銅箔的優(yōu)勢(shì)在于，能形成更細(xì)的線寬/線距和更小的焊盤，可滿足IC載板的要求。隨著人們不斷研發(fā)10/10 μm以下的線寬/線距，12/12 μm線寬/線距的良率已明顯提高。SAP化學(xué)鍍銅金屬化工藝與剛性及撓性PCB的傳統(tǒng)金屬化工藝類似，工藝流程為去鉆污，然后再進(jìn)行表面預(yù)處理和活化，最后形成一個(gè)厚度在0.7μm至1.0 μm之間的化學(xué)鍍銅晶種層。化學(xué)鍍銅的晶種層一定要具備足夠的附著力，才能粘附在有機(jī)積層材料和盲孔目標(biāo)焊盤上。這樣是為了在電解電鍍電路時(shí)提供相應(yīng)支持，以及在組裝和回流焊過程中能承受熱機(jī)械應(yīng)力。圖3所示是SAP工藝銅與樹脂的界面。圖3：對(duì)于半加成晶種層的性能而言，樹脂和銅界面 的銅層附著力是一個(gè)至關(guān)重要的指標(biāo)制備化學(xué)鍍銅附著的載板要求同時(shí)具備化學(xué)附著力和機(jī)械附著力。高錳酸鹽去鉆污化學(xué)物質(zhì)可用于氧化環(huán)氧樹脂表面，增強(qiáng)親水性。隨著引腳數(shù)量密度的增加，走線寬度和焊盤面積的不斷減小，以適應(yīng)扇出需求。密度要求再加上信號(hào)速度加快，意味著在去鉆污過程中晶種層和介質(zhì)之間的附著力不能明顯粗化積層材料是SAP技術(shù)必須具備的屬性之一。積層介質(zhì)可用的環(huán)氧樹脂、玻璃珠或玻璃纖維多種多樣，成為了SAP技術(shù)的挑戰(zhàn)。像 Systek SAP 這樣的去鉆污工藝已經(jīng)出現(xiàn)在商用市場(chǎng)，可以在低于規(guī)范粗糙度的同時(shí)與多種常用載板兼容(圖3)。圖4：對(duì)于載板電氣性能，載板材料的粗糙度在規(guī)定的要求以下是非常理想的屬性為了增強(qiáng)樹脂表面的化學(xué)粘合，Systek SAP還在去鉆污后加入了保護(hù)步驟，給樹脂表面添加了官能基，然后再使用一般的陽離子調(diào)節(jié)劑。下一步是利用鈀離子催化劑和退黏劑溶液來活化表面。Systek SAP Copper 850可以電鍍化學(xué)鍍銅晶種層，該工藝使用了優(yōu)化配方，在初始內(nèi)部應(yīng)力幾乎為0的前提下可以承受高達(dá)30000 psi的抗拉強(qiáng)度，延伸率也能保持在10%至14%之間。SAP工藝中化學(xué)鍍銅的均鍍能力需要十分出色，才能在整個(gè)微導(dǎo)通孔結(jié)構(gòu)中保持涂層均勻。圖5所示是Systek SAP外加Systek Copper 850工藝后得到的導(dǎo)通孔結(jié)構(gòu)，載板表面和導(dǎo)通孔目標(biāo)盤的銅層厚度，以及使用Systek UVF 100電鍍之后再進(jìn)行的填充。圖5：若想獲得可靠的導(dǎo)通孔填充，SAP晶種層鍍覆的涂層必須要均勻通過電解鍍厚度最小為30 μm的電解銅層，再使用Instron Universal Testing System從介質(zhì)表面剝離，測(cè)量剝離強(qiáng)度。受測(cè)的3種積層薄膜的剝離強(qiáng)度都超出了客戶的目標(biāo)。研發(fā)團(tuán)隊(duì)現(xiàn)在針對(duì)可行性項(xiàng)目，已經(jīng)研發(fā)出可以用于制造1 μm至2 μm線寬/線距的前沿高階SAP工藝。這一高階金屬化工藝使用非甲醛溶液進(jìn)行化學(xué)鍍銅和電解閃鍍，可使最終蝕刻后的側(cè)蝕最小化。圖6：使用SAP工藝鍍多種ABF基板后銅層的剝離強(qiáng)度

RDL的電解鍍銅

IC載板中封裝布線最常見的電鍍結(jié)構(gòu)類型是重分布層(RDL)，這種結(jié)構(gòu)能夠形成水平軸和垂直軸的互連，從而可重新定位集成電路的I/O焊盤。RDL可用于在異構(gòu)設(shè)計(jì)中與其他元器件形成連接，實(shí)現(xiàn)在扇出封裝等結(jié)構(gòu)中更密集地布置引腳和中介層布線。在采用前沿技術(shù)時(shí)，電鍍化學(xué)物質(zhì)可以在填充縱向?qū)椎耐瑫r(shí)電鍍后續(xù)板層較細(xì)的走線，整個(gè)過程只需一步就能完成。不論是在使用SAP工藝制造的載板上，還是在mSAP 和高階蓋孔工藝(ATP)中使用的超薄金屬箔載板，這類工藝都能形成尺寸精密的電解銅層，而且是高階封裝的支持技術(shù)。圖7所示為芯片封裝示意圖中RDL鍍層的位置。圖7：在二合一導(dǎo)通孔填充中形成的RDL特征，精細(xì)特征鍍層實(shí)現(xiàn)了有機(jī)載板積層RDL導(dǎo)通孔填充銅鍍液中，銅離子的濃度很高(高達(dá)250 g/L)，而硫酸的濃度較低(50 g/L)，其中還有潤(rùn)濕劑(或載運(yùn)劑)、增亮劑和整平劑以促進(jìn)快速填充。這些添加劑共同作用，控制電鍍速率、沉積層平整度以及整個(gè)銅層的物理性質(zhì)。增亮劑用于加速電鍍沉積。潤(rùn)濕劑是高分子量聚氧化烯化合物，可通過與氯離子作用吸附在銅層表面，抑制電鍍。整平劑通過增加擴(kuò)散層的厚度，抑制電鍍速率。通過這些綜合反應(yīng)的作用，這些化學(xué)添加劑可以在陰極表面的多個(gè)位置改變其電氣性質(zhì)，因?yàn)殡S著從底部往上填充導(dǎo)通孔，等表面變得均勻時(shí)就會(huì)使鍍層平整。這種情況叫做曲率提升加速劑覆蓋率(圖8)。圖8：由下往上填充導(dǎo)通孔的過程中，潤(rùn)濕劑、增亮劑和整平劑的相互作用形成了曲率完善加速劑覆蓋可針對(duì)不同電鍍方法優(yōu)化導(dǎo)通孔銅填充添加劑。在任意層的電鍍過程中，都要為表面銅的高抑制而配制載運(yùn)劑。電鍍工藝就是全板電鍍，所以幾乎不存在表面電流密度差異。導(dǎo)通孔填充厚度可達(dá)10 μm，跟表面銅層的厚度一致。這是在高級(jí)蓋孔工藝中采用超薄mSAP金屬箔和蓋孔－蝕刻的優(yōu)勢(shì)。可為圖形電鍍優(yōu)化RDL導(dǎo)通孔填充添加劑。運(yùn)載體劑分子的設(shè)計(jì)用于改善圖形電鍍的垂直度，使形成圓頂?shù)目赡芙抵磷畹汀２徽撌蔷?xì)走線，還是焊盤區(qū)域，RDL電鍍的目標(biāo)都是使讓導(dǎo)體高度均勻。圖9所示的面板采用Systek UVF-100進(jìn)行了圖形電鍍，上面有128個(gè)特征(32 mm x 45 mm的部件)，導(dǎo)通孔寬60 μm、深30 μm，線寬/線距是18/25 μm，使用VCP電鍍工具在1.94ASD(18ASF)條件下電鍍50分鐘。圖9：采用Systek UVF 100圖形電鍍IC基板RDL對(duì)于IC載板制造商而言，RDL電鍍液是一種多用途工藝。該工藝主要使用垂直連續(xù)電鍍裝置(VCP)，用垂直分布器上安裝的迷你噴射器直接產(chǎn)生撞擊。撞擊步驟有助于微導(dǎo)通孔中的溶液置換，在縮短電鍍時(shí)間的同時(shí)增強(qiáng)了鍍層均勻性。同樣的RDL電鍍液可以用于電鍍各種直徑和深度的導(dǎo)通孔，同時(shí)可以在不需要調(diào)整化學(xué)組成的前提下電鍍芯材中的貫穿導(dǎo)通孔。圖10所示是Systek UVF 100電鍍的雙射激光鉆孔、金屬化和圖形電鍍的芯材。為了簡(jiǎn)化工藝流程，重要的是在不同尺寸走線之間保持統(tǒng)一的高度，而且填充后的導(dǎo)通孔上凹陷最淺。圖10：最終蝕刻前，用Systek UVF 100成像電鍍的雙射激光鉆孔芯材由于篇幅有限，本文節(jié)選刊登，更多內(nèi)容可點(diǎn)擊在線閱讀，本文發(fā)表于《PCB007中國(guó)線上雜志》11月號(hào)，更多精彩原創(chuàng)內(nèi)容，歡迎關(guān)注“PCB007中文線上雜志”公眾號(hào)。

往期精彩文章

華為前首席PCB技術(shù)專家Dana Korf和Kelly Dack詳解制造說明

【未來已來】垂直導(dǎo)電結(jié)構(gòu)—高密度印制電路互連新思路

【PCB設(shè)計(jì)】垂直導(dǎo)體結(jié)構(gòu)：Allegro PCB Editor

垂直導(dǎo)體結(jié)構(gòu)：調(diào)整信號(hào)性能

【新書重磅推薦】印制電路組裝商指南之低溫焊接，Alpha誠(chéng)意出品【PCB制造】垂直導(dǎo)電結(jié)構(gòu)VeCS與微加工覆銅板制造商Panasonic談CCL供應(yīng)鏈的穩(wěn)定性覆銅板制造商Panasonic談CCL的過去、現(xiàn)在和未來……

總結(jié)

以上是生活随笔為你收集整理的装载向导_麦德美爱法：异构集成时代的高阶封装载板金属化工艺的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。