Cortex-A 的內核寄存器組

詳見《ARM Cortex-A(armV7)編程手冊 V4.0.pdf》的“第 3 章 ARM Processor ModesAnd Registers”。

ARM 架構提供了 16 個 32 位的通用寄存器(R0~R15)供軟件使用。

前 15 個(R0~R14)可以用作通用的數據存儲。

R15 是程序計數器 PC，用來保存將要執行的指令。

ARM 還提供了一個當前程序狀態寄存器 CPSR 和一個備份程序狀態寄存器 SPSR，SPSR 寄存器就是 CPSR 寄存器的備份。

Cortex-A7 有 9 種運行模式，每一種運行模式都有一組與之對應的寄存器組。每一種模式可見的寄存器包括 15 個通用寄存器(R0~R14)、一兩個程序狀態寄存器和一個程序計數器 PC。在這些寄存器中，有些是所有模式所共用的同一個物理寄存器，有一些是各模式自己所獨立擁有的。

淺色字體的是與 User 模式所共有的寄存器，藍綠色背景的是各個模式所獨有的寄存器。

可以看出，在所有的模式中，低寄存器組(R0~R7)是共享同一組物理寄存器的。

只是一些高寄存器組在不同的模式有自己獨有的寄存器，比如 FIQ 模式下 R8~R14 是獨立的物理寄存器。

假如某個程序在 FIQ 模式下訪問 R13 寄存器，那它實際訪問的是寄存器 R13_fiq，如果程序處于 SVC 模式下訪問 R13 寄存器，那它實際訪問的是寄存器 R13_svc。

通用寄存器

R0~R15 就是通用寄存器，通用寄存器可以分為以下三類：
①、未備份寄存器，即 R0~R7。
②、備份寄存器，即 R8~R14。
③、程序計數器 PC，即 R15。

1、未備份寄存器
未備份寄存器指的是 R0~R7 這 8 個寄存器，因為在所有的處理器模式下這 8 個寄存器都是同一個物理寄存器，在不同的模式下，這 8 個寄存器中的數據就會被破壞。所以這 8 個寄存器
并沒有被用作特殊用途。

2、備份寄存器
備份寄存器中的 R8~R12 這 5 個寄存器有兩種物理寄存器，在快速中斷模式下(FIQ)它們對應著 Rx_irq(x=8~12)物理寄存器，其他模式下對應著 Rx(8~12)物理寄存器。

FIQ 模式下中斷處理程序可以使用 R8~R12寄存器，因為 FIQ 模式下的 R8~R12 是獨立的，因此中斷處理程序可以不用執行保存和恢復中斷現場的指令，從而加速中斷的執行過程。

備份寄存器 R13 一共有 8 個物理寄存器，其中一個是用戶模式(User)和系統模式(Sys)共用的，剩下的 7 個分別對應 7 種不同的模式。

R13 也叫做 SP，用來做為棧指針。基本上每種模式都有一個自己的 R13 物理寄存器，應用程序會初始化R13，使其指向該模式專用的棧地址，這就是常說的初始化 SP 指針。

備份寄存器 R14 一共有 7 個物理寄存器，其中一個是用戶模式(User)、系統模式(Sys)和超級監視模式(Hyp)所共有的，剩下的 6 個分別對應 6 種不同的模式。R14 也稱為連接寄存器(LR)

LR 寄存器在 ARM 中主要用作如下兩種用途：
1、子函數調用
R14(LR)被設置成該子函數的返回地址，在子函數中，將 R14(LR)中的值賦給 R15(PC)即可完成子函數返回。

比如在子程序中可以使用如下代碼：

MOV PC, LR @寄存器 LR 中的值賦值給 PC，實現跳轉 或者可以在子函數的入口出將 LR 入棧： PUSH {LR} @將 LR 寄存器壓棧 在子函數的最后面出棧即可： POP {PC} @將上面壓棧的 LR 寄存器數據出棧給 PC 寄存器，嚴格意義上來講應該是將 @LR-4 賦給 PC，因為 3 級流水線，這里只是演示代碼。

2、當異常發生以后，該異常模式對應的 R14 寄存器被設置成該異常模式將要返回的地址，R14 也可以當作普通寄存器使用。

3、程序計數器 R15

程序計數器 R15 也叫做 PC

R15 保存著當前執行的指令地址值加 8 個字節，這是因為 ARM的流水線機制導致的。

ARM 處理器 3 級流水線：取指->譯碼->執行，這三級流水線循環執行，比如當前正在執行第一條指令的同時也對第二條指令進行譯碼，第三條指令也同時被取出存放在 R15(PC)中。我們喜歡以當前正在執行的指令作為參考點，也就是以第一條指令為參考點，那么 R15(PC)中存放的就是第三條指令，換句話說就是 R15(PC)總是指向當前正在執行的指令地址再加上 2 條指令的地址。對于 32 位的 ARM 處理器，每條指令是 4 個字節，所以:

R15 (PC)值 = 當前執行的程序位置 + 8 個字節。

4、程序狀態寄存器

所有的處理器模式都共用一個 CPSR 物理寄存器，因此 CPSR 可以在任何模式下被訪問。CPSR 是當前程序狀態寄存器，該寄存器包含了條件標志位、中斷禁止位、當前處理器模式標志
等一些狀態位以及一些控制位。

所有的處理器模式都共用一個 CPSR 必然會導致沖突，為此，除了 User 和 Sys 這兩個模式以外，其他 7 個模式每個都配備了一個專用的物理狀態寄存器，叫做 SPSR(備份程序狀態寄存器)，當特定的異常中斷發生時，SPSR 寄存器用來保存當前程序狀態寄存器(CPSR)的值，當異常退出以后可以用 SPSR 中保存的值來恢復 CPSR。

由于 SPSR 是 CPSR 的備份，因此 SPSR 和 CPSR 的寄存器結構相同，如圖 6.3.2.1 所示：

N(bit31)：當兩個補碼表示的 有符號整數運算的時候，N=1 表示運算對的結果為負數，N=0
表示結果為正數。
Z(bit30)：Z=1 表示運算結果為零，Z=0 表示運算結果不為零，對于 CMP 指令，Z=1 表示
進行比較的兩個數大小相等。
C(bit29)：在加法指令中，當結果產生了進位，則 C=1，表示無符號數運算發生上溢，其它情況下 C=0。在減法指令中，當運算中發生借位，則 C=0，表示無符號數運算發生下溢，其它情況下 C=1。對于包含移位操作的非加/減法運算指令，C 中包含最后一次溢出的位的數值，對于其它非加/減運算指令，C 位的值通常不受影響。
V(bit28)：對于加/減法運算指令，當操作數和運算結果表示為二進制的補碼表示的帶符號數時，V=1 表示符號位溢出，通常其他位不影響 V 位。
Q(bit27)：僅 ARM v5TE_J 架構支持，表示飽和狀態，Q=1 表示累積飽和，Q=0 表示累積不飽和。
IT1:0：和 IT7:2一起組成 IT[7:0]，作為 IF-THEN 指令執行狀態。
J(bit24)：僅 ARM_v5TE-J 架構支持，J=1 表示處于 Jazelle 狀態，此位通常和 T(bit5)位一起表示當前所使用的指令集，如表 6.3.2.1 所示：

JT描述

0	0	ARM
0	1	Thumb
1	1	ThumbEE
1	0	Jazelle

GE3:0：SIMD 指令有效，大于或等于。
IT7:2：參考 IT[1:0]。
E(bit9)：大小端控制位，E=1 表示大端模式，E=0 表示小端模式。
A(bit8)：禁止異步中斷位，A=1 表示禁止異步中斷。
I(bit7)：I=1 禁止 IRQ，I=0 使能 IRQ。
F(bit6)：F=1 禁止 FIQ，F=0 使能 FIQ。
T(bit5)：控制指令執行狀態，表明本指令是 ARM 指令還是 Thumb 指令，通常和 J(bit24)一起表明指令類型，參考 J(bit24)位。
M[4:0]：處理器模式控制位，含義如表 6.3.2.2 所示：

總結

以上是生活随笔為你收集整理的Cortex-A 的内核寄存器组的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。