一、實驗目的

（1）學習并掌握Quartus II的使用方法
（2）學習簡單時序電路的設計和硬件測試。
（3）學習使用VHDL 語言方法進行邏輯設計輸入
（4）進一步熟悉QuartusⅡ及其 LPM_ROM 與 FPGA硬件資源的使用方法,學習較復雜的數字系統設計方法，并在實驗開發系統上熟悉運行輸入及仿真步驟原理

二、實驗儀器設備

（1） PC機一臺。
（2）Quartus Ⅱ開發軟件一套
（3）EDA實驗開發系統一套(EP1C12Q240C8)

三、實驗原理

正弦信號發生器的結構由4部分組成:數據計數器或地址發生器、波形數據ROM、D/A和濾波電路。性能良好的正弦信號發生器的設計要求此4部分具有高速性能，且數據 ROM在高速條件下，占用最少的邏輯資源，設計流程最便捷,波形數據獲取最方便。
數據計數器或地址發生器產生控制ROM波形數據表的地址,輸出信號的頻率由ROM地址的變化速率決定,變化越快,輸出頻率越高。
波形數據表ROM用于存放波形數據,可以存放正弦波、三角波或者其他波形數據。
D/A轉換器將ROM 輸出的數據轉換成模擬信號，經過濾波電路后輸出。

四、實驗內容

在Quartus Ⅱ上完成正弦信號發生器設計,包括仿真和資源利用情況（假設利用Cyclone器件)。然后在實驗系統上實測，包括Quartus Ⅱ測試、FPGA中 ROM在系統數據讀寫測試和利用示波器測試。最后完成配置器件的編程。

五、實驗步驟

（1）啟動Quartus II建立一個空白工程,然后命名為 rom.qpf。
（2）新建VHDL 源程序文件rom.bdf,輸入程序代碼并保存，進行綜合編譯,若編譯過程中發現錯誤，則找出并更正錯誤，直至編譯成功為止。
（3）5位計數器生成方法，選擇工具欄的File→New→Device Dising→VHDL File→OK，在原程序輸入窗口輸入以下程序，后保存并編譯。編譯成功后單擊工具欄的File→Credte Update→ Create Symbol Files for Current File

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED. ALL; ENTITY CNT6b IS PORT (CLK: IN std_logic;CQ: OUT std_logic_vector(5 downto 0)); END CNT6b; ARCHITECTURE behav OF CNT6b IS BEGIN PROCESS(CLK)variable CQI :std_logic_vector(5 downto 0);BEGIN IF CLK'EVENT AND CLK='1'THENIF CQI<4 THEN CQI:=CQI + 1;END IF;END IF;CQ<= CQI;END PROCESS;END behav;

編譯成功后雙擊已創建的rom.bdf原理圖窗口彈出如下圖窗口,單擊窗口左上腳Project即可看到剛才建好的CNT6b工程文件,用鼠標左鍵選擇CNT6b，再單擊ok即可將cnt6原理圖模塊調入原理圖窗口。

（4）設計LPM_ROM相關元件，打開Mif任意波編輯器Mif_Maker2010，選擇“設定波形”-“全局參數”，修改數據長度為64，數據寬度為8，如圖所示。

打開Tools菜單，選擇MegaWizard Plug-In Manager，操作如下：

點擊“Next”,輸出文件信息（文件類型：VHDL；文件地址：D:/Users/DELL/Desktop/sinve/；文件名稱：data_rom）

點擊Next后，導入設計的.mif文件，如下圖所示：

選擇產生文件類型，默認產生data_rom.vhd，可以自由選擇產生更多的文件

首先在文件夾D:/Users/DELL/Desktop/sinve/中找到生成的文件data_rom.v；將data_rom.v設為當前工程，并對其編譯；選擇File-Create/Update-Create Symbol Files for Current File,生成data_rom元件

（5）選擇目標器件并對相應的引腳進行鎖定,在這里所選擇的器件為Altera公司 Cyclone系列的EPIC12Q240C8芯片。將未使用的管腳設置為三態輸入。則找出并更正錯誤,
（6）對該工程文件進行全程編譯處理，若在編譯過程中發現錯誤直至編譯成功為止。接到PC機的打印機并口
（7）拿出 Altera Byte Blaster II下載電纜，并將此電纜的兩端分別接到PC機的打印機并口和實驗箱的JTAG下載口上，打開電源，執行下載命令，把程序下載到 FPGA器件中，觀察示波器顯示狀態。
QUARTUS II效果展示圖：

（注：此圖中三個data_rom從上到下依次是方波，正弦波，三角波具體做實驗時接其一即可）
成果展示圖：



引腳配置：

六、實驗要求

（1）選擇實驗電路模式5
（2）設計仿真文件，進行軟件驗證
（3）用VHDL程序設計方法實現信號發生器設計
（4）通過下載線下載到實驗系統上進行硬件測試驗證

七、實驗擴展

工程文件下載：
正弦，方波，三角波信號發生器設計源工程代碼

總結

以上是生活随笔為你收集整理的正弦信号发生器设计——VHDL的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。