引言：本文我們介紹Xilinx 7系列FPGA收發器硬件設計主要注意的一些問題，指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內容：

• GTX/GTH收發器管腳概述

• GTX/GTH收發器時鐘設計

• GTXGTH收發器電源設計

1.概述

Xilinx 7系列FPGA GTX/GTH收發器是模擬電路，當設計和實現PCB設計需要特殊考慮和注意。這其中涉及器件管腳功能、傳輸線阻抗和布線、供電設計濾波、器件選擇、PCB布線和層疊設計相關內容。

2.管腳描述和設計指導

2.1 GTX/GTH收發器管腳描述

GTX/GTH收發器管腳定義如圖1所示。

圖1、GTX/GTH收發器管腳定義

圖2顯示了GTX/GTH收發器外部電源供電連接圖，圖中電壓的供電要求可以參考7系列FPGA器件手冊。

圖2、GTX/GTH收發器外部電源供電連接圖

圖3顯示了GTX/GTH收發器內部電源連接詳細框圖。

圖3、GTX/GTH收發器內部電源連接詳細框圖

2.2 端接電阻校準電路

GTX/GTH收發器Quad列中所有Quad共用一個電阻校準電路(RCAL)，該電路硬件連接如圖4所示。

圖4、RCAL電阻PCB布線

RCAL電路僅在FPGA配置器件執行校準功能，在配置前所有模擬電壓必須達到7系列FPGA器件手冊要求的電壓和容忍誤差。如果整個GTX/GTH收發器Quad列沒有使用，MGTAVTTRCAL和MGTRREF管腳必須接地。外部電阻連接如圖4所示，圖中電阻精度滿足100Ω±1%，PCB布線時滿足等長。

2.3 模擬電源供電管腳

GTX/GTH收發器Quad模擬電源在器件封裝內部有電源平面，對于某些封裝會有多個電源層平面。如果器件封裝有多個電源平面，電源供電管腳會有一個“_G#”尾綴標識屬于哪個電源層平面。如果所有的Quads沒有使用，電源管腳可以懸空或者連接到GND。

3.參考時鐘設計

3.1 概述

當為GTX/GTH收發器參考輸入時鐘選擇輸入時鐘時，需要考慮以下因素：

• 頻率范圍

• 輸出電壓擺幅

• 抖動

• 上升和下降時間

• 供電和電流

• 噪聲特性

• 占空比和占空比精度

• 頻率穩定度

圖5顯示了GTX/GTH差分時鐘輸入電壓擺幅定義。

圖5、GTX/GTH差分時鐘輸入電壓擺幅定義

圖6顯示了差分時鐘上升設計和下降時間定義。

圖6、差分時鐘上升設計和下降時間定義

圖7顯示了MGTREFCLK輸入Buffer詳細結構。圖中時鐘管腳內部上拉至0.8V。

圖7、MGTREFCLK輸入Buffer詳細結構

3.2 GTX/GTH收發器參考時鐘檢查列表

當為GTX/GTH收發器選擇晶振時，以下規則必須滿足：

• 晶振的輸出和GTX/GTH收發器Quad時鐘輸入管腳之間提供AC耦合；

• 確保參考時鐘差分電壓擺幅滿足Kintex-7 FPGA器件手冊DS182和Virtex-7 FPGA器件手冊DS183 DC和開關特性要求；

• 滿足和優于Kintex-7 FPGA器件手冊DS182和Virtex-7 FPGA器件手冊DS183 DC和開關特性要求；

• 滿足和優于GTX/GTH收發器支持的物理層協議要求的參考時鐘特性；

• 遵守晶振供應商的供電，布板布線和噪聲特性要求；

• 提供晶振和GTX/GTH收發器Quad時鐘輸入管腳之間專用的點對點連接；

• 保持差分傳輸線阻抗不連續最小(阻抗不連續會產生時鐘抖動)。

4.參考時鐘接口

4.1參考時鐘接口要求

FPGA收發器GTX/GTH參考時鐘接口提供兩種連接方式：LVDS(如圖8所示)和LVPECL(如圖2所示)。我們在選擇晶振時，至少要支持其中一種接口輸出電平標準。圖9所示的電阻值為一般推薦值，實際偏置電阻值需要參考晶振手冊。

圖8和圖9中交流AC耦合電容作用：1)阻斷外部晶振和GTX/GTH收發器Quad專用時鐘輸入管腳之間的DC電流，降低功耗；2)AC耦合電容和參考時鐘輸入端接構成高通濾波器，衰減參考時鐘偏移；3)保持耦合電容兩側共模電壓獨立，互不干擾。

圖8、LVDS晶振和7系列FPGA收發器參考時鐘輸入接口

圖9、LVPECL晶振和7系列FPGA收發器參考時鐘輸入接口

如果參考時鐘未使用，則參考時鐘MGTREFCLKP和MGTREFCLKN應該懸空。

4.電源供電和濾波

4.1 概述

GTX/GTH收發器一般需要三種電源供電：MGTAVCC、MGTVCCAUX和MGTAVTT。GTX/GTH收發器對電源噪聲非常敏感，電源噪聲會導致收發器性能下降。噪聲通常來源于：

• 電源穩壓器噪聲

• 電源分布網絡

• 來自其他電路耦合

每種噪聲源在設計和實現時都必須仔細考慮，在FPGA輸入管腳測量的總的噪聲Vpk-pk不能超過10mV。

正常情況下，GTX/GTH模擬電源最后一級穩壓器應該盡量靠近收發器供電管腳，減小穩壓器輸出管腳和收發器電源輸入管腳之間的距離，降低耦合噪聲概率。

4.2 電源分布網絡和去偶電容

Die去耦電容

Die內部電容主要對高頻噪聲起濾波作用。

封裝去耦電容

7系列FPGA封裝有附加的去耦電容。MGTAVCC、MGTAVTT和MGTVCCAUX管腳去耦電容特性如圖10所示。

圖10、MGTAVCC、MGTAVTT和MGTVCCAUX管腳去耦電容特性

PCB電路板去耦電容

PCB電路板上的去耦電容應該靠近GTX/GTH收發器電源管腳，這些電容減少了PCB電源網絡阻抗。電源管腳噪聲在10kHz~80MHz帶寬內不能超過10mVpp。推薦的PCB電路板去耦電容如圖11所示。

圖11、推薦的PCB電路板去耦電容

---

更多收發器技術文章可關注：Xilinx 7系列FPGA收發器專輯系列文章。

總結

以上是生活随笔為你收集整理的xilinx7中管脚mrcc和srcc_Xilinx 7系列FPGA收发器架构之硬件设计指导（一）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。