计算机组成原理双端口存储器实验,计算机组成原理双端口存储器实验报告.doc...
計算機組成原理實驗報告
實驗名稱 雙端口存儲器實驗 專業 軟件工程 學院 計算機與軟件學院
姓名 徐振興 班級 (2) 學號 20111344069 指導老師 任勇軍
實驗日期 2013.5.24 得分
實驗類別
原理性+分析性
實驗目的
了解雙端口靜態存儲器IDT7132的工作特性及其使用方法;
⑵了解半導體存儲器怎樣存儲和讀取數據;
⑶了解雙端口存儲器怎樣并行讀寫;
⑷熟悉TEC-8模型計算機中存儲器部分的數據通路。
實驗設備
TEC-8 實驗系統1臺 ⑵ 雙蹤示波器1臺
直流萬用表1塊 ⑷邏輯測試筆(在TEC-8 實驗臺上) 1 支
實驗電路
雙端口RAM 電路 由1 片IDT7132 及少許附加電路組成,存放程序和數據。IDT7132 有2 個端口,一個稱為左端口,一個稱為右端口。2 個端口各有獨立的存儲器地址線、數據線和3 個讀、寫控制信號: CE#、R/W#和OE#,可以同時對器件內部的同一存儲體同時進行讀、寫。IDT7132 容量為2048 字節,TEC-8 實驗系統只使用64 字節。
在TEC-8 實驗系統中,左端口配置成讀、寫端口,用于程序的初始裝入操作,從存儲器中取數到數據總線DBUS,將數據總線DBUS 上的數寫入存儲器。當信號MEMW 為1 時,在T2 為1 時,將數據總線DBUS 上的數D7~D0 寫入AR7~AR0 指定的存儲單元;當MBUS 信號為1 時,AR7~AR0 指定的存儲單元的數送數據總線DBUS。右端口設置成只讀方式,從PC7~PC0 指定的存儲單元讀出指令INS7~INS0,送往指令寄存器IR。
程序計數器PC 由2 片GAL22V10(U53 和U54)組成。向雙端口RAM 的右端口提供存儲器地址。當復位信號CLR#為0 時,程序計數器復位,PC7~PC0 為00H。當信號LPC 為1 時, 在T3 的上升沿,將數據總線DBUS 上的數D7~D0 寫入PC。當信號PCINC 為1 時,在T3 的上升沿,完成PC 加1。當PCADD 信號為1 時,PC 和IR 中的轉移偏量(IR3~IR0)相加,在T3 的上升沿,將相加得到的和寫入PC 程序計數器。
地址寄存器AR 由1 片GAL22V10(U58)組成,向雙端口RAM 的左端口提供存儲器地址AR7~AR0。當復位信號CLR#為0 時,地址寄存器復位,AR7~AR0 為00H。當信號LAR 為1 時,在T3 的上升沿,將數據總線DBUS 上的數D7~D0 寫入AR。當信號ARINC 為1 時,在T3 的上升沿,完成AR 加1。
指令寄存器IR是1片74273(U47),用于保存指令。當信號LIR為1時,在T3的上升沿,將從雙端口RAM右端口讀出的指令INS7~INS0寫入指令寄存器IR。
數據開關SD7~SD0用于設臵雙端口RAM的地址和數據。當信號SBUS為1時,數SD7~SD0送往數據總線DBUS。
本實驗中用到的信號歸納如下:
MBUS 當它為1時,將雙端口RAM的左端口數據送到數據總線DBUS。
MEMW 當它為1時,在T2為1期間將數據總線DBUS上的D7~D0寫入雙端口RAM 寫入的存儲器單元由AR7~AR0指定。
LIR 當它為1時,在T3的上升沿將從雙端口RAM的右端口讀出的指令INS7~ INS0寫入指令寄存器IR。讀出的存儲器單元由PC7~PC0指定。
LPC 當它為1時,在T3的上升沿,將數據總線DBUS上的D7~D0寫入程序計 數器PC。
PCINC 當它為1時,在T3的上升沿PC加1。
LAR 當它為1時,在T3的上升沿,將數據總線DBUS上的D7~D0寫入地址寄 存器AR。
ARINC 當它為1時,在T3的上升沿,AR加1。
SBUS 當它為1時,數據開關SD7~SD0的數送數據總線DBUS。
AR7~AR0 雙端口RAM左端口存儲器地址。
PC7~PC0 雙端口RAM右端口存儲器地址。
INS7~INS0 從雙端口RAM右端口讀出的指令,本實驗中作為數據使用。
D7~D0 數據總線DBUS上的數。
上述信號都有對應的指示燈。當指示燈燈亮時,表示對應的信號為1;當指示燈不亮時,對應的信號為0。實驗過程中,對每一個實驗步驟,都要記錄上述信號(可以不紀錄SE
總結
以上是生活随笔為你收集整理的计算机组成原理双端口存储器实验,计算机组成原理双端口存储器实验报告.doc...的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 基于ajax的数据验证
- 下一篇: ASP.NET 3.5 Extensio