ops中set_sysclk set_clkdiv set_pll详解
生活随笔
收集整理的這篇文章主要介紹了
ops中set_sysclk set_clkdiv set_pll详解
小編覺得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
在看Alsa soc驅(qū)動(dòng)的是時(shí)候,在snd_soc_dai_driver.ops中有3個(gè)字段
.set_sysclk
.set_pll
.set_clkdiv
開始的時(shí)候,總是暈頭轉(zhuǎn)向,感覺這3個(gè)回調(diào)函數(shù)都是在設(shè)置時(shí)鐘,但不太清楚有什么區(qū)別和聯(lián)系。后來看了很多音頻芯片的數(shù)據(jù)手冊(cè),里面復(fù)雜的時(shí)鐘配置模塊,總算是頓悟了。
一般來說,芯片的時(shí)鐘模塊有3大部分:時(shí)鐘源頭選擇,PLL鎖相環(huán),各種分頻器配置。請(qǐng)看下面的WM8805的時(shí)鐘框圖:
ops中的3個(gè)函數(shù),剛好對(duì)應(yīng)這3大部分的配置。具體來說,set_sysclk用來選擇各個(gè)部分的時(shí)鐘源,這個(gè)源,并不一定是PLL輸入的那個(gè)源,而是框圖中每個(gè)多路選擇器都需要選擇,自然
轉(zhuǎn)載于:https://www.cnblogs.com/swnuwangyun/p/4260344.html
總結(jié)
以上是生活随笔為你收集整理的ops中set_sysclk set_clkdiv set_pll详解的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 知乎专栏应用客户端源码项目
- 下一篇: 浙江省2018年高等数学竞赛工科类试题