1、? 系統時鐘：

　　S3C2440A時鐘控制邏輯通過外接晶振，給整個芯片提供三種時鐘：

　　FCLK：用于CPU核

　　HCLK：用于AHB（Advanced High Performance Bus）總線設備，比如：CPU核、存儲器控制、中斷控制器、LCD控制器、DMA和USB主機模塊等

　　PCLK：用于APB（Advanced Peripheral Bus）總線上的設備，比如WATCHDOG、IIS、IIC、PWM定時器、MMC接口、ADC、UART、GPIO、RTC和SPI等

　　mini2440開發板外接晶振頻率Fin為12MHz，需要通過時鐘控制邏輯的PLL提高系統時鐘（正常模式下為400MHz，最高533MHz）。

2、? S3C2440A有兩個PLL：

　　MPLL：（主時鐘控制邏輯）用于設置FLCK、HCLK、PCLK

　　UPLL：專用于USB設備

　　寄存器MPLLCON：用于配置FCLK與Fin的倍數。

　　寄存器UPLLCON：用于配置USB設備主時鐘頻率

　　寄存器CLKDIVN（分頻系數寄存器）：用于設置FCLK、HCLK、PCLK三者的比例

3、? S3C2440A系統時鐘需要經歷下面步驟的設置：

　　a)???????? 確認外部輸入晶振頻率Fin

　　b)??????? 確定系統輸出時鐘頻率FCLK

　　c)???????? 對照PLL值推薦參數表，找到適合的一組MDIV、PDIV和SDIV，設置MPLLCON

　　d)??????? 設置UPLLCON

　　e)???????? 確定FCLK、HCLK、PCLK比例系數，設置時鐘分頻系數寄存器CLKDIVN，從而確定了當前系統下FCLK、HCLK、PCLK具體頻率值。

4、? ?

轉載于:https://www.cnblogs.com/suwen/archive/2013/03/16/2963572.html

總結

以上是生活随笔為你收集整理的2440-系统时钟的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。