1， 添加庫：setup/user preferences/paths/libraby里面修改padpath和psmpath。如圖

2，線寬約束

默認線寬DEFUALT：8mil，過孔選擇：VIA100-50-120

電源線寬：20mil

Setup/constraints/physical/all layers option/create/physical cset/LW_20MIL。

把電源網絡，地線，晶振管腳設置成LW_20MIL

在net/all layers下，將VCC12N,VCC12P,VCC1V2,VCC3V3，VCC5V,GND,GND1V2，CYVDD,OSC_POWER設置成LW_20MIL

LW_12MIL的線寬同上。過孔為VIA60-35-95，將CS4272_LRCLK, CS4272_MCLK, CS4272_SCLK,DSP_CLKIN,MCBSP_CLKIN設置成LW_12MIL

3，線間距約束

在spacing constraints set/all layers下創建Space_12mil 和space_20mil屬性。option/create/spacing cset/space_12MIL和space_20mil。

在net/all layers下

將CS4272_LRCLK, CS4272_MCLK, CS4272_SCLK,DSP_CLKIN,MCBSP_CLKIN設置成SPACE_12MIL。

將OSC_CLK,REFIN,REF_OUT, REF2_OUT, REF4_OUT設置為SPACE_20MIL。

4，Xnet 設置

Analyze/SI EMIsim/model browser,點擊library mgmt

點擊 set search path后出現對話框，點擊add directory,把minisystem中的sigxp.run加進來。然后選中選中加進來的路徑，點擊check lib。

下一步，Analyze/SI EMIsim/model assignment，對的模型進行修改。點擊find model, 選中RARRAY33，點擊assign。點擊OK，Xnet設置完成。

5，設置總線

將EA2~EA20設置為ADDR_BUS，將ED0~ED31設置為DATA_BUS。

（選中后右擊，create/bus就可以了）

6，T型拓撲

在約束管理器中的electrical/net/routing/wiring中，選中EA2，右擊點sigXplorer。在sigXplorer界面中畫出拓撲結構。

然后set/constraints中的wiring里

然后set/constraints中的wiring里設置如下

然后選set/optional pins，點擊U8，右擊END，將U8設置為可選器件。

最后點file/update constraint manager.

在Electrical constraints set里把約束名字改為ECSET_ADDR.回來，選中EA3~EA20右擊，constraint set references，在對話框里選中ECSET_ADDR

數據總線T型拓撲同上。

7，線長約束

在Electrical constraints set里，右擊地址總線，打開sigxplorer。

然后set/constraints中的prop delay里設置如下：

點擊ADD。然后OK。然后file/update constraint manager.

在net/ruting/min/max prop delays里可以看到設置后效果。

數據線設置同上。Min delay 2000mil max delay：3000mil

8，相對延遲

在Electrical constraints set里，右擊地址總線，打開sigxplorer。

然后set/constraints中的rel prop delay里設置如下：

轉載于:https://www.cnblogs.com/littlebadbay/archive/2012/11/16/2772709.html

總結

以上是生活随笔為你收集整理的allegro约束设置的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。