日韩性视频-久久久蜜桃-www中文字幕-在线中文字幕av-亚洲欧美一区二区三区四区-撸久久-香蕉视频一区-久久无码精品丰满人妻-国产高潮av-激情福利社-日韩av网址大全-国产精品久久999-日本五十路在线-性欧美在线-久久99精品波多结衣一区-男女午夜免费视频-黑人极品ⅴideos精品欧美棵-人人妻人人澡人人爽精品欧美一区-日韩一区在线看-欧美a级在线免费观看

歡迎訪問 生活随笔!

生活随笔

當前位置: 首頁 > 运维知识 > windows >内容正文

windows

allegro差分信号走线_浅谈硬件设计中的一些思路和方法(5)—信号系统,又学到了...

發布時間:2025/3/20 windows 28 豆豆
生活随笔 收集整理的這篇文章主要介紹了 allegro差分信号走线_浅谈硬件设计中的一些思路和方法(5)—信号系统,又学到了... 小編覺得挺不錯的,現在分享給大家,幫大家做個參考.

房價在漲,客戶需求在漲,體重在漲,房租在漲,火氣在漲,唯一不漲的大概只有薪資了???

現在客戶好套路啊~我們賣的A+B,他非要讓我在B上開一個兼容C的口子,然后他用C+B。問題是C不是我們的產品啊~讓我們的A賣給誰去~讓我義(you)正(guai)言(you)辭(song)的拒絕了~

好了,進入主題,今天我們繼續講硬件設計思路。

信號是貫穿整個硬件系統的重要元素。它就像線,把一塊一塊布縫合在一起,讓它們產生互連;它又像染料,要按照圖案染色才能出現精美的花紋,若是不小心兩個染料混在一起,圖案上就會出現雜色,甚至順著紋理影響到整個花紋。

因此,我們在設計硬件的時候,為了避免信號之間的干擾,在設計之前就要考慮到每一種信號的特點,按照其特點來做合適的處理,避免信號的干擾與被干擾。

線路分兩種,電源線和信號線,信號線又可以分數字信號和模擬信號。我們這里提到的信號系統,包括電源和信號。我們知道板子畫好之后,是要做PI/SI仿真,看一下信號系統的完整性。系統不復雜的就會做一下CPU到MCP的PI/SI仿真,再嚴格一點,還會對一些高速信號線做仿真,比如USB3.0/MIPI/PCIE等,甚至還會給高速的SDIO信號做仿真。接下來分別來說各種信號的特點與設計時候的注意事項。

1、電源線

電源線是提供能量的線路,在板子上走的粗又短為宜。對于一些涉及范圍大的電源,還可以用鋪一個區域的銅來處理,讓電源更加均勻,比如DDR的電源,或者CPU核電源。

由于電源的線比較粗,且能量大,因此它不易被干擾。相反,若是開關電源,它會對其他信號產生輻射干擾,尤其是開關電源源端的電感干擾極大。因此,易受干擾的信號要遠離電源線走線。

2、模擬信號線

模擬信號是最容易收到干擾的信號。

所有射頻相關的信號線,全部都是易干擾信號,尤其是從transceiver出來到進入PA放大之前的信號,又小又脆弱,經受不起任何風吹雨打,一定要愛護有加。信號線路周圍該挖空挖空,該做阻抗做阻抗,能不打孔最好就一個孔都不要打,按照最短距離出線,不要走直角,不要走在強干擾源旁邊等等

總之,射頻信號直接關系著產品性能,信號串進去干擾是后期回板調試不能解決的問題,一定要改版才能解決,因此,射頻信號走線一定要注意再注意。

3G/4G PCB Layout走線圖

音頻信號、傳感器采集到的采樣信號也都是模擬信號,在他們還沒經過ADC之前,都是易干擾的模擬信號,要上下左右都包地處理。并且走線盡量短。

3、數字信號線

數字信號分為高速信號和低速信號。通常來講,低速數字信號幾乎不會收到干擾,因此走向相對自由。通用GPIO線、I2C、SIM卡信號線都屬于低速的數字信號,通常不需要特別給于關注。

但高速信號線卻不同,也是一類容易受到干擾的信號。DDR的數據線、地址線,MIPI信號線、USB信號線,GMII信號線,PCIE線等都屬于高速信號線,容易受到外接的干擾,因為高速信號線,在傳輸過程中信號翻轉頻率很高。

USB 3.0模塊PCB Layout走線圖

1> 要走阻抗線,做阻抗匹配

信號從發射端傳到另外接收端(或者從接收端傳導發射端)的時候,因為發射端、接收端都有內阻,信號線路上也有阻抗,這時就會產生信號反射,發射出去的信號達到接收端后,部分能量會反射回源端,這樣就會對源端發射的信號產生衰減(即能量損耗),降低發射功率,嚴重時候會導致信號傳輸功率不夠,3GPP不達標。

傳輸線做阻抗匹配,就是為了防止信號反射而導致的發射信號能量衰減。因此對于高速信號,一定要走阻抗線,做好阻抗匹配,至于值做多大,要具體看布線和時序的要求。

2> 如果是總線或者差分線,按組包地,并且要走等

  • 長包地是為了減少其他信號對其產生串擾,盡量上下左右全部包地;
  • 走差分線可以很好的屏蔽共模干擾,(DDR的數據線和地址線不需要走差分);
  • 走等長則是為了在發射端和接收端信號頻率同步,從而更好的控制時序,不會引起信號時序錯亂。

3> 在一部分信號線的源端,需要并去耦電容,來減小線路耦合,同時可以有效防止地彈

我們知道了信號的特點,并且針對信號做的處理措施,就可以在布局的時候多考慮走線的順暢度。盡量將容易收到干擾的模塊緊挨相關模塊,這樣易受干擾的線就會盡量的短。

上邊提到的只是個大概的注意事項,實際過程中還需要多積累,靈活處理,才能讓整個硬件設計更加流暢、舒適。

未完待續~~~~~~

以上內容為公眾號(硬件女工程師的日常)原創作品,版權歸作者所有,本頭條號已獲作者授權發布。 歡迎關注工程師小何,如果您覺得本文有點小用,可以點擊右上角“…”擴散到朋友圈~~~

總結

以上是生活随笔為你收集整理的allegro差分信号走线_浅谈硬件设计中的一些思路和方法(5)—信号系统,又学到了...的全部內容,希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯,歡迎將生活随笔推薦給好友。