線程安全性深層原因

這里我們將會從計算機硬件和編輯器等方面來詳細了解線程安全產(chǎn)生的深層原因。

緩存一致性問題

CPU內(nèi)存架構

隨著CPU的發(fā)展，而因為CPU的速度和內(nèi)存速度不匹配的問題(CPU寄存器的訪問速度非常快，而內(nèi)存訪問速度相對偏慢)，所有在CPU和內(nèi)存之間出現(xiàn)了多級高速緩存。下圖是現(xiàn)代CPU和內(nèi)存的一般架構圖：

我們可以看到高速緩存也分為三級緩存，越靠近寄存器的級別緩存訪問速度越快。其中L3 Cache為多核共享的，L1和L2 Cache為單核獨享，而L1又有數(shù)據(jù)緩存(L1 d)和指令緩存(L1 i)。

正因為高速緩存的出現(xiàn)，各CPU內(nèi)核從主內(nèi)存獲取相同的數(shù)據(jù)將會存在于緩存中，當多核都對此數(shù)據(jù)進行操作并修改值，此時另外的核心并不知道此值已被其他核心修改，從而出現(xiàn)緩存不一致的問題。

如何解決緩存一致性問題

解決緩存一致性問題一般有兩個方法：

第一個是采用總線鎖，在總線級別加鎖，這樣從內(nèi)存種訪問到的數(shù)據(jù)將被當個CPU核心獨占，在多核的情況下對單個資源將是串行化的。這種方式性能上將大打折扣。

第二個是采用緩存鎖，在緩存的級別上進行加鎖。此種方式需要某種協(xié)議對緩存行數(shù)據(jù)進行同步，后面所說的緩存一致行協(xié)議便是一種實現(xiàn)。

緩存一致性協(xié)議(MESI)

為了解決緩存一致性的問題，一些CPU系列(比如Intel奔騰系列)采用了MESI協(xié)議來解決緩存一致性問題。此協(xié)議將每個緩存行(Cache Line)使用4種狀態(tài)進行標記。

M: 被修改(Modified)

該緩存行只被緩存在該CPU核心的緩存中，并且是被修改過的(dirty)，即與主存中的數(shù)據(jù)不一致，該緩存行中的內(nèi)存需要在未來的某個時間點(允許其它CPU讀取請主存中相應內(nèi)存之前)寫回(write back)主存。當被寫回主存之后，該緩存行的狀態(tài)會變成獨享(exclusive)狀態(tài)。

E: 獨享的(Exclusive)

該緩存行只被緩存在該CPU核心緩存中，它是未被修改過的(clean)，與主存中數(shù)據(jù)一致。該狀態(tài)可以在任何時刻當有其它CPU核心讀取該內(nèi)存時變成共享狀態(tài)(shared)。同樣地，當CPU核心修改該緩存行中內(nèi)容時，該狀態(tài)可以變成Modified狀態(tài)。

S: 共享的(Shared)

該狀態(tài)意味著該緩存行可能被多個CPU緩存，并且各個緩存中的數(shù)據(jù)與主存數(shù)據(jù)一致(clean)，當有一個CPU修改該緩存行中，其它CPU中該緩存行可以被作廢(變成無效狀態(tài)(Invalid))。

I: 無效的(Invalid)

該緩存是無效的(可能有其它CPU核心修改了該緩存行)

在MESI協(xié)議中，每個CPU核心的緩存控制器不僅知道自己的操作(local read和local write)，每個核心的緩存控制器通過監(jiān)聽也知道其他CPU中cache的操作(remote read和remote write)，再確定自己cache中共享數(shù)據(jù)的狀態(tài)是否需要調(diào)整。

local read(LR)：讀本地cache中的數(shù)據(jù)；

local write(LW)：將數(shù)據(jù)寫到本地cache；

remote read(RR)：其他核心發(fā)生read；

remote write(RW)：其他核心發(fā)生write；

針對操作，緩存行的狀態(tài)遷移圖如下：

指令重排序問題

在我們編程過程中，習慣性程序思維認為程序是按我們寫的代碼順序執(zhí)行的，舉個例子來說，某個程序中有三行代碼：

int a = 1; // 1

int b = 2; // 2

int c = a + b; // 3

從程序員角度執(zhí)行順序應該是1 -> 2 -> 3，實際經(jīng)過編譯器和CPU的優(yōu)化很有可能執(zhí)行順序會變成 2 -> 1 -> 3(注意這樣的優(yōu)化重排并沒有改變最終的結果)。類似這種不影響單線程語義的亂序執(zhí)行我們稱為指令重排。(后面講Java內(nèi)存模型也會講到這部分。)

編譯器指令重排

舉個例子，我們先看可以看一段代碼：

class ReorderExample {

int a = 0;

boolean flag = false;

public void write() {

a = 1; // 1

flag = true; // 2

}

public void read() {

if (flag) { // 3

int i = a * a; // 4

}

}

}

在單線程的情況下如果先write再read的話，i的結果應該是1。但是在多線程的情況下，編譯器很可能對指令進行重排，有可能出現(xiàn)的執(zhí)行順序是2 -> 3 -> 4 -> 1。這個時候的i的結果就是0了。(1和2之間以及3和4之間不存在數(shù)據(jù)依賴，有關數(shù)據(jù)依賴在后面的Java內(nèi)存模型中會講到。)

CPU指令重排

在CPU層面，一條指令被分為多個步驟來執(zhí)行，每個步驟會使用不同的硬件(比如寄存器、存儲器、算術邏輯單元等)。執(zhí)行多個指令時采用流水線技術進行執(zhí)行，如下示意圖：

注意這里出現(xiàn)的”停頓“，出現(xiàn)這個原因是因為步驟22需要步驟13得到結果后才能進行。CPU為了進一般優(yōu)化：消除一些停頓，這時會將指令3(指令3對指令2和1都沒有數(shù)據(jù)依賴)移到指令2之前進行運行。這樣就出現(xiàn)了指令重排，根本原因是為了優(yōu)化指令的執(zhí)行。

內(nèi)存系統(tǒng)重排

CPU經(jīng)過長時間的優(yōu)化，在寄存器和L1緩存之間添加了LoadBuffer、StoreBuffer來降低阻塞時間。LoadBuffer、StoreBuffer，合稱排序緩沖(Memoryordering Buffers (MOB))，Load緩沖64長度，store緩沖36長度，Buffer與L1進行數(shù)據(jù)傳輸時，CPU無須等待。

CPU執(zhí)行l(wèi)oad讀數(shù)據(jù)時，把讀請求放到LoadBuffer，這樣就不用等待其它CPU響應，先進行下面操作，稍后再處理這個讀請求的結果。

CPU執(zhí)行store寫數(shù)據(jù)時，把數(shù)據(jù)寫到StoreBuffer中，待到某個適合的時間點，把StoreBuffer的數(shù)據(jù)刷到主存中。

因為StoreBuffer的存在，CPU在寫數(shù)據(jù)時，真實數(shù)據(jù)并不會立即表現(xiàn)到內(nèi)存中，所以對于其它CPU是不可見的；同樣的道理，LoadBuffer中的請求也無法拿到其它CPU設置的最新數(shù)據(jù)；由于StoreBuffer和LoadBuffer是異步執(zhí)行的，所以在外面看來，先寫后讀，還是先讀后寫，沒有嚴格的固定順序。

由于引入StoreBuffer和LoadBuffer導致異步模式，從而導致內(nèi)存數(shù)據(jù)的讀寫可能是亂序的(也就是內(nèi)存系統(tǒng)的重排序)。

內(nèi)存屏障

為了解決CPU優(yōu)化帶來的不可見、重排序的問題，可以使用內(nèi)存屏障(memory barrier)來阻止一定的優(yōu)化(在后面介紹Java內(nèi)存模型也會詳細結合講內(nèi)存屏障)。不同的CPU架構對內(nèi)存屏障的實現(xiàn)方式與實現(xiàn)程度非常不一樣，下面我們看下X86架構中內(nèi)存屏障的實現(xiàn)。

Store Barrier

使所有Store Barrier之前發(fā)生的內(nèi)存更新都是可見的。

Load Barrier

使所有Store Barrier之前發(fā)生的內(nèi)存更新，對Load Barrier之后的load操作都是可見的。

Full Barrier

所有Full Barrier之前發(fā)生的操作，對所有Full Barrier之后的操作都是可見的。

延伸

在程序我們常說的三大性質(zhì)：可見性、原子性、有序性。通過線程安全性深層原因我們能更好的理解這三大性質(zhì)的根本性原因。(可見性、原子性、有序性會在后面文章中進行詳細講解。)

總結

以上是生活随笔為你收集整理的java 线程安全的原因_Java并发编程——线程安全性深层原因的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。