詳細(xì)步驟：

• 產(chǎn)生ISE仿真庫文件

  • 開始-》所有程序-》xilinx design tools-》simulation library compilation wizard。路徑可能不同，只要找到simulation library compilation wizard并打開即可。
  • 打開后選擇相關(guān)的配置項(xiàng)： select simulator選擇modelsim SE；我的電腦是64位，所以選擇64位；simulator executable location中填入modelsim所在的路徑，即安裝目錄下可執(zhí)行文件modelsim.exe所在的路徑。其他不用做修改，點(diǎn)擊next。
    
  • 選擇語言，選擇 Both VHDL and Verilog。點(diǎn)擊next。
    
  • 不做修改選擇全部器件，點(diǎn)擊next。
    
  • 直接點(diǎn)擊next。
    
  • 指定輸出仿真庫文件目錄到EDK文件夾下，我的電腦中的路徑是：E:\Xilinx\14.7\ISE_DS\EDK。然后點(diǎn)擊launch compile process就會(huì)開始生成仿真庫了。
    
  • 接下來就要耐心等待了，這個(gè)過程可能要花一些時(shí)間。
  • 等到庫生成完畢之后，會(huì)提示你生成結(jié)束。接著，去直接輸出仿真庫的路徑下看看，可以找到modelsim.ini文件。
    
  • 使用記事本或其他文本編輯器打開modelsim.ini文件，先找到這個(gè)library項(xiàng)。
    
  • 然后再往后看，找到這段代碼，能提供給modelsim仿真庫的配置路徑。復(fù)制它們。
    
  • 去到modelsim的路徑下，同樣能找到一個(gè)modelsim.ini文件。
    
  • 打開它，并找到其中的library項(xiàng)。
    
  • 在后面粘貼前面復(fù)制的內(nèi)容。
    

• 在ISE中鏈接modelsim

  • 打開edit-》preference -》integrated tools，model tech simulator 選擇modelsim.exe所在路徑。
    
  • 打開design properties。
    
  • simulator選擇modelsim-SE Verilog。
    

• OK了，接下來可以自行編寫test bentch，點(diǎn)擊simulate Behavioral Model即可運(yùn)行modelsim進(jìn)行仿真了！
  

總結(jié)

以上是生活随笔為你收集整理的zedboard：使用ISE和modelsim搭建仿真环境的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。