FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

       Verilog 具有很強的電路描述與建模能力，能從多個層次對數字系統進行描述和建模。因此，在簡化硬件設計任務、提高設計效率與可靠性、語言易讀性、層次化和結構化設計等方面展現了強大的生命力與潛力。

 Verilog 的主要特性：

• 可采用 3 種不同的方式進行設計建模：行為級描述——使用過程化結構建模；數據流描述——使用連續賦值語句建模；結構化方式——使用門和模塊例化語句描述。
• 兩類數據類型：線網（wire）數據類型與寄存器（reg）數據類型，線網表示物理元件之間的連線，寄存器表示抽象的數據存儲元件。
• 能夠描述層次設計，可使用模塊實例化描述任何層次。
• 用戶定義原語（UDP）創建十分靈活。原語既可以是組合邏輯，也可以是時序邏輯。
• 可提供顯示語言結構指定設計中的指定端口到端口的時延，以及路徑時延和時序檢查。
• Verilog 支持其他編程語言接口（PLI）進行進一步擴展。PLI 允許外部函數訪問 Verilog 模塊內部信息，為仿真提供了更加豐富的測試方法。
• 同一語言可用于

總結

以上是生活随笔為你收集整理的3.初识Verilog HDL的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。