FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

在Verilog中，對于循環功能的實現，主要通過for語句來實現。

在verilog中，for循環的主要功能用于賦值和延遲兩個功能，下面對這兩個功能的實現進行介紹。

1.賦值功能

首先來看一個例子：

`timescale 1ns / 1psmodule count( input i_clk, input i_rst, output reg[9:0]o_count1, output reg[9:0]o_count2, output reg[9:0]o_count3 );reg[7:0]tmps; integer i; reg[7:0]men_delay[16:1]; always @(posedge i_clk or posedge i_rst) beginif(i_rst)begintmps<=8'd0;for(i=1;i<=16;i=i+1)beginmen_delay[i]<=8'd0;endend e

總結

以上是生活随笔為你收集整理的8.Verilog的for循环语句使用的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。