FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

      有限狀態機（Finite-State Machine，FSM），簡稱狀態機，是表示有限個狀態以及在這些狀態之間的轉移和動作等行為的數學模型。狀態機不僅是一種電路的描述工具，而且也是一種思想方法，在電路設計的系統級和 RTL 級有著廣泛的應用。Verilog 中狀態機主要用于同步時序邏輯的設計，能夠在有限個狀態之間按一定要求和規律切換時序電路的狀態。狀態的切換方向不但取決于各個輸入值，還取決于當前所在狀態。 狀態機可分為 2 類：Moore 狀態機和 Mealy 狀態機。

1.Moore型：狀態機的狀態變化僅和當前狀態有關（特權同學《深入淺出玩轉FPGA》）；時序邏輯電路的輸出只取決于當前狀態（夏宇聞《Verilog數字系統設計》）。設計高速電路時常用此類狀態機，把狀態變化直接用作輸出。

　　2.Mealy型：狀態機的狀態變化不僅與當前的狀態有關，還取決于當前的輸入條件（特權同學《深入淺出玩轉FPGA》）；時序邏輯的輸出不但取決于狀態還取決于輸入（夏宇聞《Verilog數字系統設計》）。平常使用較多的是此類狀態機。

總結

以上是生活随笔為你收集整理的10.Verilog状态机使用方法的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。