目錄

1.軟件版本

2.本算法理論知識點

3.算法具體理論

4.部分核心代碼

5.仿真演示

6.本算法寫論文思路

7.參考文獻

8.相關算法課題及應用

---

1.軟件版本

MATLAB2013b，ISE14.7

2.本算法理論知識點

system generator，simulink，ISE的聯合使用。

3.算法具體理論

?

4.部分核心代碼

?

?

5.仿真演示

?

?

6.本算法寫論文思路

這個課題要求設計一個高速的FPGA整數觸發器，

1.有三個輸入信號N,D,START

2.信號N和D為無符號整數，N和D的位寬為W，W是一個參數，從對應的simulink文件中看到，可以設置為8,10,20,32等。

3.信號start為布爾型參數，1的時候，開始計算，在計算完成之前，start不會再次產生高電平。

4.輸出有四個，Q,R,Valid和clockcount

5.Q是商，R為余數，位寬均為W，

6.當計算完成后，valid輸出1，

7，輸出信號clockcount需要時鐘個數，例如，計算開始第二周期開始計算，第20周期完成，那么clockcout為18.

8.設計必須使用matlabsimulink和xilinx中的SG模塊，如下模塊不能被使用：

7.參考文獻

[1] Christe A , S. An efficient FPGA implementation of MRI image filtering and tumor characterization using Xilinx system generator[J]. International Journal of Vlsi Design & Communication Systems, 2012, 2(4):95-109.

8.相關算法課題及應用

無

A40-01

總結

以上是生活随笔為你收集整理的【system generator】基于system generator的整数除法器设计的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。