1.軟件版本

MATLAB2013b,ISE14.7,modelsim10.1c
2.本算法理論知識

     卷積碼為（2，1，7）標準卷積碼，約束長度為7比特，碼生成矢量,(反相后輸出)，該碼型共有64個狀態。（2，1，7）卷積碼的編碼結構圖如圖1所示，該編碼器中的寄存器的初值全為0，，輸入1比特，根據生成多項式進行運算后，得到2比特的輸出，輸出后移位寄存器向右移位一次，并重復編碼過程。

 

   （2，1，7）卷積碼譯碼過程的總體結構可分為4個子模塊，分別是分支度量模塊，加比選蝶形運算單元，幸存路徑存儲單元和回溯譯碼單元。

總結

以上是生活随笔為你收集整理的【viterbi维特比译码】卷积码为（2,1,7）标准卷积码和维特比译码的FPGA实现的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。