文章目錄

• 1、引言
• 2、正文

1、引言

該系列主要是為了針對如何入門IC，了解如何設(shè)計(jì)IC的流程，以及定位自己的工作，有一個(gè)大概的全局觀念，比如你為什么要寫Verilog HDL？
參考資料：
https://www.bilibili.com/video/av79184139/?spm_id_from=333.788.videocard.0

2、正文

快速指的是：編程綜合到可實(shí)現(xiàn)
速度慢指的是：主頻時(shí)鐘
面積大：封裝面積大，無法放在手機(jī)、只能手表里面
容量有限：可實(shí)現(xiàn)的邏輯有限制，容量固定有上限的。

市場需求文檔，簡稱為MRD。（英文全稱Market Requirement Document，MRD）

一個(gè)正規(guī)的做IC的公司除了以上灰色部分，都應(yīng)該有相應(yīng)的負(fù)責(zé)人
由市場部來負(fù)責(zé)MRD
晶圓廠比較有名的公司有：

ATE是軟件測試工程師。自動(dòng)化測試工程師,主要是負(fù)責(zé)測試程式的編寫和優(yōu)化,針對工廠端生產(chǎn)的產(chǎn)品的功能進(jìn)行自動(dòng)化測試
automatically Test engineer

作為IC工程師主要負(fù)責(zé)的部分如上圖所示。


MRD必須要關(guān)心芯片是否能夠帶來利潤

在寫代碼的時(shí)候一定要思考到硬件的電路

當(dāng)Verilog 寫完后，就已經(jīng)完成了RTL設(shè)計(jì)（IC Design），在設(shè)計(jì)好了RTL后，就要開始關(guān)注物理實(shí)現(xiàn)，所以注意，如下圖的紅色圈的部分。















大多數(shù)公司不會(huì)用SV來做設(shè)計(jì)，僅僅做驗(yàn)證

UVM是對使用SV做驗(yàn)證來做了一些規(guī)范
有空去接觸一些perl腳本語言，有助于處理文本文件

誰又來檢查驗(yàn)證的正確性？目前用到的方法是覆蓋率
code coverage
line coverage 必須要達(dá)到100%，如果是自己寫的代碼

function coverage
功能覆蓋率

別看芯片這么大，其實(shí)里面的die只有紅色圈圈這么一小部分，其余都是為了散熱等物理因素。

生產(chǎn)制造可能會(huì)出現(xiàn)錯(cuò)誤，并不是每一個(gè)芯片都是完美的。
此時(shí)需要ATE工程師在儀器上進(jìn)行測試，把壞的芯片挑出來。
而這里面也有DFT的技術(shù)。

總結(jié)

以上是生活随笔為你收集整理的准备入门IC的全局观念系列-上的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。