********************************LoongEmbedded********************************

作者：LoongEmbedded(kandi)

時(shí)間：2011.10.28

類別：WINCE驅(qū)動(dòng)開(kāi)發(fā)

********************************LoongEmbedded********************************

?

在描述AA065VD屏的時(shí)序參數(shù)之前，先描述S3C6410的LCD控制器輸出的RGB接口的時(shí)序圖中相關(guān)參數(shù)，見(jiàn)下圖：

?

圖1? S3C6410的LCD控制器的RGB接口時(shí)序圖

VBPD:幀后肩，表示在幀開(kāi)始之后，而且又是VSYNC脈沖高電平之后的非活動(dòng)行的數(shù)量。

VSPW：幀同步脈沖寬度，表示VSYC脈沖為高電平時(shí)對(duì)應(yīng)的非活動(dòng)行的數(shù)量

VFPD：幀前肩，表示在幀結(jié)束之后，而在幀同步信號(hào)開(kāi)始之前(也就是VSYNC的上升沿之前)對(duì)應(yīng)的非活動(dòng)行的數(shù)量

LINEVAL：一幀數(shù)據(jù)對(duì)應(yīng)的活動(dòng)行的數(shù)量。

?

HBPD：行后肩，表示在HSYNC信號(hào)的下降沿之后，在有效的數(shù)據(jù)開(kāi)始傳輸之前的對(duì)應(yīng)的VCLK的時(shí)鐘周期數(shù)。

HSPW：行同步脈沖HSYNC高電平對(duì)應(yīng)的VCLK的時(shí)鐘周期數(shù)。

HFPD：行前肩，表示在傳輸?shù)挠行?shù)據(jù)結(jié)束之后，在HSYNC的上升沿之前對(duì)應(yīng)VCLK的時(shí)鐘周期數(shù)。

HOZVAL：表示一行顯示的有效數(shù)據(jù)(也即是像素)的個(gè)數(shù)。K

?

但是AA065VD屏的幀同步信號(hào)和行同步信號(hào)沒(méi)有用于時(shí)序的控制，見(jiàn)AA065VD屏的時(shí)序圖：

?

圖2 AA065VD屏的時(shí)序圖

所以從圖2中我們，無(wú)法直接推算出VBPD、VSPW、HBPD和HSPW，但是我們知道VBPD+VSPW+VFPD對(duì)應(yīng)于一幀的有效行數(shù)開(kāi)始顯示之前的非活動(dòng)行的數(shù)量，而圖2告訴我們一幀有效行數(shù)開(kāi)始之前的非活動(dòng)行數(shù)為TVB，所以我們可以一起推斷出：

VBPD+VSPW+VFPD=TVB

LINEVAL=TVA

另外我們知道HBPD+HSPW+HFPD對(duì)應(yīng)的一行的有效像素?cái)?shù)據(jù)開(kāi)始顯示之前對(duì)應(yīng)的VCLK的時(shí)鐘周期數(shù)，而圖2告訴我們一行有效數(shù)據(jù)開(kāi)始顯示之前的VCLK的時(shí)鐘周期數(shù)為THB，所以我們可以一起推斷出：

HBPD+HSPW+HFPD=THB

HOZVAL=THA

我們?cè)賮?lái)結(jié)合AA065VD屏對(duì)這些參數(shù)的描述，見(jiàn)下圖：

?

圖3 AA065VD屏的時(shí)序參數(shù)描述

?

1）? VBPD等時(shí)序參數(shù)的確定

所以有VBPD+VSPW+VFPD=TVB=45，只要在滿足這個(gè)關(guān)系下對(duì)VBPD、VSPW和VFPD的任何組合值都是正確的，比如我們可以去VBPD=11，VSPW=32，VFPD=2，LINEVAL=TVA=480。也可以知道HBPD+HSPW+HFPD=THB=160，只要在滿足這個(gè)關(guān)系下對(duì)HBPD、HSPW和HFPD的任何組合值都是正確的，比如我們可以去HBPD=134，HSPW=16，HFPD=10，HOZVAL=THA=640。

?

2）? 極性時(shí)序參數(shù)的確定

從圖3可知S3C6410的LCD控制器傳輸給AA065VD屏的數(shù)據(jù)在DCLK的下降沿的時(shí)候被鎖存金自身的驅(qū)動(dòng)IC中，所以對(duì)VIDCON1的IVCLK位應(yīng)配置為L(zhǎng)CD driver(也即AA065VD的驅(qū)動(dòng)IC)在VCLK的下降沿獲取到視頻數(shù)據(jù)。而AA065VD屏沒(méi)有采用HSYNC和SYNC用于時(shí)序控制，所以VIDCON1寄存器堆IHSYNC和IVSYNC這兩位的值就沒(méi)有要求了。

?

根據(jù)圖2可知AA065VD屏在傳輸有效數(shù)據(jù)的時(shí)候要求DENA引腳是高電平的，而從圖1可知S3C6410的LCD控制器默認(rèn)輸出的RGB_VDEN恰好滿足，所以不需要發(fā)展VIDCON1的IVDEN位。

3）? 幀頻和DCLK時(shí)序參數(shù)的配置

從圖3可知，在典型的情況下，AA065VD屏要求的幀屏為60，也就是說(shuō)一秒鐘顯示60幀，這也是很多屏所要的幀屏值。AA065VD屏對(duì)DCLK的典型值要求是25MHZ，這就需要結(jié)合VIDCON0寄存器的CLKSEL_F位來(lái)選擇LCD控制器的時(shí)鐘源和CLKVAL_F位來(lái)計(jì)算出VCLK的值，只要LCD控制器輸出的VCLK的值在圖3中對(duì)DCLK時(shí)序描述的20~30MHz這個(gè)范圍就可以了，當(dāng)然了，如果恰好VCLK=DCLK=25MHz最好了。

?

?

?

總結(jié)

以上是生活随笔為你收集整理的AA065VD时序的确定的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。