一.74LS161芯片基本功能介紹

74LS161就是一顆用來實現帶置位功能的4比特16進制計數芯片。下圖是74161芯片的相關信息。
結合下圖我們可以看出：

• TC為進位輸出端，TC=Q0,Q1,Q2,Q3,CET相與，即只有在CET為1，且計數狀態為1111時，TC才為高，并產生進位信號。
• CP為計數脈沖輸入端，上升沿有效。
• MR為異步清0端，低電平有效，只要MR=0，就有Q0,Q1,Q2,Q3為0，與CP信號無關。
• PE為同步預置端，低電平有效，當MR=1，PE=0，在CP上升沿到來的時候，才能將數據輸入端D1D2D3D4的數據置入并在輸出端輸出，即Q1Q2Q3Q4=D1D2D3D4
• CET,CEP為計數器允許控制端，高電平有效，只有當MR和PE為1，CET,CEP也為1時，計數器才開始工作。
• 當MR和PE為1，且CET,CEP中有一個為低電平時，計數器處于保持狀態。

下圖是74161芯片的內部結構圖，從圖中可以看到，161芯片內部主要包括一個4比特計數器和一個并行置數電路， 另外還有2個邏輯門用于工作使能和進位控制。

下圖是74161芯片的內部結構圖，從圖中可以看到，161芯片內部主要包括一個4比特計數器和一個并行置數電路， 另外還有2個邏輯門用于工作使能和進位控制。

74LS161芯片的工作邏輯真值表和工作時序如下圖所示

二.利用74LS161計數器芯片實現模12的計數器

設計要求：

用161計數器芯片，設計一個M=12的計數器

上電后，對CLK信號，從0順序計數到11，然后回繞到0

當計數值為11的CLK周期，溢出信號OV輸出一個高電平，其他周期OV信號輸出0

用波形仿真觀察電路結果

設計思路：

要實現模12的計數器，及從0到11，現在QD為高位，及從0000到1011，然后復位，再從0000開始循環計數。因為在一個計數周期中，QA,QB,QD都為1的時候只有在1011的時候才會出現，故利用這個特點，使QA,QB,QD相與非得到0，并把這個信號輸入到LDN端，使計數器置位回到0000的初始狀態，并且OV端會輸出高電平，表示一個計時周期的結束。
電路邏輯設計如下：

用QuartusⅡ進行功能性仿真后得：

用QuartusⅡ進行時序性仿真后得：

可見，時序仿真對信號的響應有一定的延遲。

三.利用74LS161計數器芯片實現模20的計數器

設計要求：

用161計數器芯片，設計一個M=20的計數器， 可以用多片

上電后，對CLK信號，從0順序計數到19，然后回繞到0

當計數值為19的CLK周期，溢出信號OV輸出一個高電平，其他周期OV信號輸出0

用波形仿真觀察電路結果

設計思路：

因為一片161最大只能實現模16的計數功能，故要用兩片161芯片級聯來實現這個功能，那么首先要解決的問題是如何使兩個161芯片協同工作呢，即要使第一片計數從0到15，然后再激活第二個芯片開始工作，這里把低位片的溢出端RCO,接到高位片的LND端，而使ENT端常為1，這樣當低位片一個周期計數結束之后，RCO產生高電平，會使高位片開始工作，即高位片輸出0001，但是下一個脈沖到來的時候，RCO就會變為低電平，此時高位片進入保持狀態，保持0001的狀態，直到00010011，然后復位開始下一個周期的循環。那么如何復位呢？
設兩個芯片的八個輸出位分別為QH,QG,QF,QE,QD,QC,QB,QA(從高位到低位)計數周期為00000000到00010011（0到19），通過觀察發現只有在一個周期結束的時候才會出現QA,QB,QE同時為1的情況，故可利用這一特性，讓3個信號相與非（得0）接到兩個161芯片的LND端，實現兩個計數器的復位。
電路邏輯設計如下：

用QuartusⅡ進行功能性仿真后得：

用QuartusⅡ進行時序性仿真后得：

《新程序員》：云原生和全面數字化實踐50位技術專家共同創作，文字、視頻、音頻交互閱讀

總結

以上是生活随笔為你收集整理的利用74LS161计数器芯片分别实现模12，模20的计数器，并在QuartusⅡ上进行仿真的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。